안산드레아스

Allegro Concept HDL / Allegro DE-HDL의 모든 설계 시작은 Project Manager에서 시작한다.

새로운 프로젝트를 진행할 때마다 .cpm 확장명으로 만들어지며, 이는 Project Manager 프로그램으로 연다.

프로젝트 매니저를 열면 아래와 같은 옵션이 나오는데,

상단의 Create Design Project는 로직설계를 진행하는 것.

하단의 Create Library Project는 라이브러리 설계를 진행하는 것. (로직 심볼, 풋프린트 등)

왼쪽은 .cpm을 여는 버튼이다.

하단의 Library Project를 누르면 아래 "Allegro PCB Librarian"이 실행 되며, 사용관련은 아래 참고

https://ansan-survivor.tistory.com/874

상단의 Design Project를 열고, 새로운 로직설계 프로젝트가 생성되면 화면이 아래와 같이 변경된다.

위 Flow는 말 그대로 전체 프로젝트의 설계 진행형태를 담고 있다.

Setup : 전반적인 환경 세팅 (로직설계, PCB설계, 시뮬레이션 등)

Design Entry : 회로 설계

Layout : PCB 설계

Floor Planner : 시뮬레이션 및 설계 변경

Design Sync : Netlist 업데이트 및 Back Annotation

기본 색상 세팅은 흰색 바탕에 오랜지 wire & bus 그리고 파트는 초록색이다.

그런데 잘 안보일 수 있다. 배경을 검정색으로 바꾸면 더 잘 보인다.

1. Tools - Options

2. Color - 색상선택 - Apply - OK

(결과)

위 옵션으로 원하는 색상으로 변경해서 입맛에 맞게 사용할 수 있다.

아래 글에 OLB파일을 Concept HDL의 심볼로 불러오는 방법에 대해 설명되어있다.

https://support.snapeda.com/en/articles/4773495-how-to-import-an-olb-file-into-concept-hdl

* 이 기능은 Allegro PCB Librarian옵션을 이용해서 OrCAD의 OLB파일을 DE-HDL으로 import하는 것이다.

따라서 위 옵션이 필요하다.

Allegro PCB Librarian사용 방법은 아래 참고

https://ansan-survivor.tistory.com/874

https://ansan-survivor.tistory.com/892

OLB파일을 DE-HDL (Concept-HDL)으로 불러오기

1. 라이센스 선택 및 Librarian 실행

2. Tools - Library Tools - Import - OrCAD Capture to Design Entry HDL 선택

3. OLB파일 찾기 및 불러오기

그러면 OLB파일 내부에있는 Part들이 나온다. 이중 원하는 Part를 선택한다.

그리고 Class 선택. 

    불러온 파트의 새로운 폴더가 생성되며, 내부에 해당 데이터들이 들어있다.

4. Part Developer로 불러온 OLB확인

5. 해당 OLB의 파트가 갖고있던 Logic 속성들이 아래처럼 들어가있다.

6. Edit in Symbole Editor로 확인하기 (해당 라이센스가 있는경우에만 사용가능)

(결과) OrCAD로 만든 심볼 OLB파일의 하나의 파트가, Concept HDL (DE-HDL)이 사용하는 심볼로 import됨을 볼 수 있다.

먼저 사전에 공용의 라이브러리를 사용할 수 있는 환경을 구축시킨 후 이제 라이브러리 관리자의 관점으로 Allegro DE-HDL으로 라이브러리를 생성해본다.

<전사적인 환경 구축>

https://ansan-survivor.tistory.com/889

<라이브러리 배포를 위한 환경 구축>

https://ansan-survivor.tistory.com/874

위 과정들이 선행 된 후, 본격적으적으로 심볼을 생성한다.

 * 경로는 로컬이든, 공유폴더든 상관 없다. 라이브러리 관리자는 작업을 완료하고 결과 release 심볼만 위에서 구축한 환경으로 보내면 되기 때문이다.

아래와 같은 IC심볼 74LVT574를 만들어본다.

(datasheet 다운로드)

  데이터 시트를 보면 LOGIC SYMBOL이 있고, 아래 심볼으로 제작해본다.

0. Project manager 프로그램 실행.

1. 라이센스 선택하기.

    Allegro PCB Librarian을 사용하기 위해서는 "Allegro Managed Library Authoring" 라이센스 옵션이 필요

2. Create Library Project 클릭하여 라이브러리 프로젝트 생성

  <생성된 파일 분석하기>

    cds.lib를 열어보면, DEFINE으로 자동정의가 되어있는데, 자동으로 생성된 worklib가 [내프로젝트명_lib] 으로 정의된 것이다.

    worklib를 열어보면 아래 두 폴더가 있는데, 파트 심볼 생성후 배치 테스트를 하기 위한 dummy_root_design폴더가 있다.

    모든 프로젝트를 생성하면 각각의 Project Manager파일 (.cpm)이 생성된다. design_library는 재활용성을 위한 객체화를 위해 만든 프로젝트는 자기 자신을 라이브러리화 시킨다. 그리고 library는 향후 불러오거나 활용하거나 할 때 객체화한 자신을 포함 한 다른 라이브러리들을 Include하여 뒤에 추가한다.

Allegro PCB Librarian Flow가 선택되면 아래와 같이 화면이 변경 되고, 현재 어떤 Flow를 설계중인지 상단의 Flows를 보고 확인 가능하다

3. Library Explorer 실행 및 확인

4. 새로운 라이브러리 class 만들기, Rename 이름 바꾸기

5. Part Developer를 실행 시킨다. (2가지 방법)

6. 새로운 Cell을 생성한다. (ic의 새 파트를 만드는 예시)

    * 하나의 파트에 대해 생각해 보면, 회로 설계도의 복잡도에 따라 회로 설계 심볼모양이 여러개(homogeneous, heterogeneous )가 있을 수 있고, Footprint의 모양도 Dip, SMD, BGA 등 여러 모양이 있을 수 있고 회사의 재고나 유통과정 가격변동에 따라 여러 제조사의 Footprint를 미리 만들어놓고 유연하게 대응을 할 수 있을 것이다.

(모든상황에 유연하게 대처할 수 있는 파트를 만들 수 있도록하는 Cadence의 철학을 이해하는것이 중요하다.)

   * Cadence에 철학에 걸 맞게, 여기서 중요한 3가지는 아래와 같다. 

    Packages : 해당 파트의 Physical적인 Footprint 정보이다.

    Symbols : 해당 파트의 Logical적인 Schematic Symbol 이다.

    Part Table Files : 해당 파트의 속성 값들, BOM등 detail한 정보를 담는 부분이다.

    여기서는 하나의 Symbol을 사용하며 DIP타입과 SOIC타입의 Footprint를 사용한다는 가정하에 만들어 본다.

    또한 Package를 등록하면서 알게되는 Pin의 정보를 바탕으로 역으로 Symbol을 자동생성 시키는 기능을 사용한다.

7. 파트 패키지와 심볼 만들기

    Footprint는 Cadence 내장 풋프린트인, DIP20_3 과 SOIC20_3 을 사용한다.

    (Cadence의 내장 풋프린트에 관해서는 아래 참고)

https://ansan-survivor.tistory.com/626

    7-1. Package - New

    7-2. physical parts (pack types) - new

    7-3. 타입 이름 입력

    7-4. DIP20_3 풋프린트 등록하기

8. 등록한 Footprint정보를 바탕으로 Logical Symbol 맵핑 생성

    datasheet의 심볼정보를 보고 pin의 속성을 넣어준다.

    8-1. Package pin탭 - 마우스우클릭 - Insert Row After

    ※ Part developer에서는 NOT을 앞에 *기호를 넣어서 표시한다.

    9-2. 값 입력

        name : 핀 이름

        type : 타입

        S1 : 핀번호

    9-3. 복수의 핀 정보 넣기

        prefix : 접두어

        From x To x : 0부터 7까지

        Type : 모든타입

        Location : 심볼에 이 핀들이 위치할 구역 (왼쪽)

10. 전원(power) 핀 넣기

    전원은 Global 의 속성으로 아래부분에서 넣는다.

    GND핀은 10번핀, VCC핀은 20번 핀으로 맵핑.

<살펴보기>

Package Pins 탭을 보면 좌측은 Logical Pins 이고 우측은 Physcial Pins 이다.

서로 동일한 갯수의 핀이 맵핑 되어야 하고, Logical에서 맵핑을 시키면 자동으로 Physical에 display된다.

S1 (slot)에 핀에 해당되는 번호를 넣으면 자동으로 맵핑이 된다.

11. Symbol 생성하기

12. 생성된 심볼 보기. < 이 기능은 상위 라이센스가 있어야 가능하다. >

    라이센스가 없이는 Position의 좌표값을 변경하면서 수정해야 한다.

    아래와 같이 파트 심볼을 손쉽게 편집할 수 있는 환경이 열린다. (최근에는 System Capture 기반 엔진으로 변경)

13. 심볼 편집하기

13. 이제 동일 심볼을 사용하면서 Footprint만 SOIC를 사용하기 때문에 만든 속성을 복사해서 수정한다.

    SOIC로 수정하기 (rename 하기)

  <변경 결과 확인하기>

이제 동일한 하나의 심볼이지만, 이 심볼은 두가지 Footprint의 옵션 속성을 갖게 된 것이다.

14. Part Table File 생성하기

    파트의 속성 header 부분을 만든다.

    key_properties는 반드시 있어야 할 속성이고, 나머지는 옵션속성

    해더에서 만든것이 저장하면 Part Rows의 header부분에 추가된 것을 볼 수 있다.

  각각 값을 입력한다.

 이 부품은 이제 배치시 설계자가 Dip으로 할지 Soic의 회사의 재고나 상황에 따라 유동적으로 Part_number를 기준으로 선택하여 배치할 수 있다.

15. Symbol의 Properties 설정

    15-1. 아래와 같은 방법을 원하는 항목을 선택하고 Properties값들은 추가한다.

        생성한 symbol클릭 - General탭 - 마우스우클릭 - Insert Row After (줄 추가)

    15-2. Name 선택 및 값 입력

        값들은 정해져 있지 않으므로 ?로 둔다. 나중에 회도로에서 Annotate 등을 통해 값들이 할당된다.

16. 저장 및 Export 하기

    16-1. 저장

    16-2. 완성본 Export 하기

        16-2-1. Library Explorer 실행

        16-2-2. 만든 디렉터리 파일 확인

        16-2-3. Export하기

        * 테스트 및 개발이 끝나 배포할 폴더는 "Golden"이라고 한다. 그래서 "Golden_version"으로 명명

결과 확인

17. 파트가 잘 찍히는 지 테스트 해보기

    17-1. DE-HDL Schematic page를 연다. 

    17-2. 부품추가 - 내가만든 라이브러리 선택 (그러면 아래 2가지 package 타입이 나온다)

        각 패키지를 선택하면 바로 display된다.

    17-3. 부품배치

(알아두기) 이 부품 배치 회로도는 맨 처음 root_dummy_design에 배치된 것으로, 어떤 기능을 하기보다 테스트로 쓰는 dummy design에 배치한 것이다.

* (결과)

 이제 테스트를 통한 수정 등을 마치고 해당 완성된 심볼을 라이브러리 관리자는 모든설계자가 사용할 수 있도록 배포를 해야 할 것이다. 라이브러리 관리자는 테스트를 마친 라이브러리 심볼을 Golden_version 으로 명명했고, 이제 74lvt574를 공용폴더로 옮기면 된다.

이제 공용 배포용 라이브러리에 저장된 74lvt574는 여러 설계자가 접근하여 해당 라이브러리를 사용할 수 있다.

DE-HDL은 트리형 디렉터리 구조로 모두 readable하게 파일들이 쪼개져 있다.

모든 프로젝트는 Project Manager를 포함 하고 있으므로 실행시킬 때는 Project Manager로 실행한 후 flow에서 선택해야 열 수 있다.

Cadence의 Allegro PCB Librarian 소개 영상

https://www.youtube.com/watch?v=cFiThzlmXYk 

Cadence 기본 제공 HDL 라이브러리 다운로드

OrCAD & Allegro PCB 17.4버전 설치 프로그램에서 옵션선택.

Cadence가 제공하는 HDL내장 라이브러리를 사용하려면 아래와 같이 다운로드매니저에서 HDL Library를 다운받아야 한다.

그러면 해당 HDL 라이브러리가 아래 경로에 저장된다.

C:\Cadence\SPB_17.4\share\library

저장된 라이브러리는 사용할 수 있도록 Include를 시켜주어야 하는데, cds.lib 라는 파일을 이용해 심볼들을 define 및 include시켜 Allegro Design Entry HDL에서 사용할 수 있도록 해준다.

cdssetup폴더는 특별한 폴더명으로 Allegro Design Entry HDL이 실행될 때 초기에 경유하는 폴더로 내부의 cds.lib파일의 설정값들을 읽고 프로그램이 실행 된다.

해당 cds.lib파일은 cdssetup폴더의 내부에 있고 경로는 아래와 같다.

C:\Cadence\SPB_17.4\share\cdssetup

    (스크립트는 리눅스/유닉스 명령어 방식이다.)

그 밖에 사용하고자 하는 또 다른 라이브러리가 있으면, 간단히 Define 줄을 추가하여 포함 시킬 수 있다.

예를 들면 st_opamp를 사용하고 싶을 때 아래와 같이 cds.lib를 추가만 하면 된다.

(버전은 17.4 최신버전으로 진행)

Cadence의 Allegro는 회로 설계부터 PCB설계까지 모든 부분을 망라한 Front to Back 의 철학으로 설계되었다.

또한 단순 개인사용자를 염두하기보다 거대한 조직의 흐름을 중점으로 설계되어진 툴이다.

그러한 면에서는 똑같은 Schematic회로 설계지만, OrCAD Capture는 개인 및 소규모 팀을 위한 툴로 다른 Tool이다.

Allegro Design Entry HDL (=옛날 명 Concept HDL)

Allegro 라인으로 위와 같은 구조로 진행하게 되는데, 라이브러리를 설계하고, 그 심볼을 바탕으로 회로설계를 한 후 최종적으로 PCB설계를 하도록 진행한다.(물론 중간에 시뮬레이션도 포함)

Allegro의 통합된 툴은 회로 설계와 PCB의 데이터 교환에서도 소통이 원활히 진행할 수 있도록 한다. (심볼의 변경, Footprint변경, back annotation 등등)

라이브러리 설계자

  사내에서 사용 할 라이브러리 즉, 사내에서 사용하는 심볼, 속성 DB 관리, 재고의 유무(BOM), 구매가능여부, 사용가능 여부등을 고려하여 집중적으로 관리하는 인원 및 팀이 있어야 한다.

회로 설계자

 해당 제한된 라이브러리를 가지고 회로 설계(Logical Schematic Design)를 하는 인원 팀이 있어야 한다. 물론 Pspice의 시뮬레이션을 진행하며 원하는 논리적 신호를 만들며 회로설계 진행한다. 이때 PCB설계자들을 위해 Constraint Rule을 정해서 보낼 수 있다.

PCB 설계자

 회로 설계자가 제공한 Netlist의 정보를 받아 PCB설계까지 이루어져야 제품이 완성될 수 있다. PCB설계자는 Constraint Rule에 맞춰 설계를 진행하고, Allegro Sigrity 프로그램을 이용하여 EMI, SI/PI 시뮬레이션을 진행하며 배치, 배선 등을 수정하며 산업계가 요구하는 안전관리 요건에 맞춰 진행한다. 여기서 수정된 소자 및 값 등은 깔끔하게 Back annotating이 가능하여 다시 회로설계에 반영해서 반복적인 디버깅으로 회로설계자와 혼란없는 설계를 진행한다.

Cadence Allegro는 어떤 설계의 flow를 project 단위로 통합하여 관리하는데 그 툴은 Project manager 이다.

크게 Allegro 라인의 설계 tool은 대표적으로 아래와 같다.

  라이브러리 설계 : Allegro PCB Librarian

  회로 설계 : Allegro Design Entry

  PCB 설계 : Allegro PCB Designer (+padstack editor)

Allegro Design Entry와 Allegro PCB Editor 프로그램이 유기적으로 연동되며 논리적인 회로 설계단의 Project는 여러개의 Project들이 묶여 하나의 최상의 Root Project를 이룰 수 있다.

이를 구축하기 위한 기본적인 환경 세팅을 해본다.

전사적인 회사의 내부망을 Company_Site로 두면, 그 안에서 또 설계자들이 접근할 수 있는 하나의 Site 또는 서버가 있어야 서로의 데이터를 주고 받고 공유하며 일을 진행 할 수 있다. 이 환경변수를 Cadence에서는 CDS_SITE로 지정하여 사용하도록 한다.

라이브러리 관리자는 라이브러리를 제작하고 테스트한 후 최종 완성본을 CDS_SITE\cdssetup\library 폴더에 저장하며 설계자들은 해당 라이브러리만 사용할 수 있도록 제한하며 임의 수정을 막기 위해 Read Only 권한을 둔다. 반면 라이브러리 관리자는 해당 라이브러리를 저장하고 필요시 수정하여 배포해야 함으로 Read와 Write권한을 갖도록 한다.

Allegro Design Entry HDL을 사용하기 위한 환경을 구축하기 위해 아래와 같이 환경 세팅을 진행한다.

1. 서버에 빠른 접근을 위해 네트워크 경로를 바로가기 드라이브로 경로 지정한다.

https://ansan-survivor.tistory.com/873

2. 환경변수명 CDS_SITE로 사용 할 폴더 만들기

    팀에서 사용할 SITE로 가정하여 _TEAM_SITE로 지었다. 하위 폴더로 아래 처럼 생성한다.

    cdssetup : Project Manager가 초기 구동시 경유하는 폴더

    pcb_symbols : PCB Footprint 및 pad정보가 있을 위치

    pcb : PCB 보드 공용 설계환경 파일 저장 위치

3. 환경변수 만들기

    환경변수명은 Cadence에서 사용하는 이름과 정확히 일치해야 하기 때문에 철자가 틀리면 안된다. 아래와 같이 한다.

    시작 오른쪽 돋보기 표시 또는 Win키 + S 를 눌러 "환경"입력 후 환경변수편집으로 들어간다.

    영문인 경우 "env"입력

    3-1. CDS_SITE 환경변수 등록

    3-2. 아래와 같이 나머지 변수도 추가.

CDS_SITE               : 팀 공유폴더
CDSROOT              : 프로그램 설치 위치 및 버전
CHDL_LIB_INST_DIR  : 프로그램 설치 위치 및 버전

CONCEPT_INST_DIR  : %CDSROOT%  (CDSROOT의 환경변수로 정의)

(COMPANY_SITE      : 옵션, 사내 망 접근을 위해 임의로 만듦)

Cadence에서 제공하고 있는 Allegro Design Entry HDL 라이브러리 다운로드 방법은 아래 참고.

https://ansan-survivor.tistory.com/890

Allegro Design Entry HDL의 라이브러리 배포 환경 구축은 아래 참고.

https://ansan-survivor.tistory.com/874

* Cadence의 회로설계부터 PCB제작에 관한 모든 Flow는 아래와 같다. 이중 가장 먼저인 설계에 사용될 라이브러리를 배포 시킬 수 있는 환경을 만드는 방법에 대해 포스팅한다.

  Allegro PCB Librarian 환경을 구축 하기 위해서는 먼저 아래와 같은 전체 환경 세팅이 필요하다. (아래 링크 참고)

https://ansan-survivor.tistory.com/889

위와 같이 환경변수를 등록하였음으로, Win키 + R 를 눌러 실행 후 %CDS_SITE%를 입력하면 해당 폴더로 접근할 수 있다.

CDS_SITE 내에는 반드시 cdssetup 폴더가 있어야 하며, Concept HDL 프로그램 실행시 이 폴더의 환경설정을 경유하여 지나간다. (폴더명은 반드시 cdssetup으로 만들어야 한다.)

아래 cdssetup 폴더 내의 계층적 폴더 구조를 주의깊게 본다.

 * cdssetup에는 라이브러리관리자가 최종적으로 만든 완성 된 심볼을 넣을 library 폴더가 있어야 하며, 이를 인식하게 하는 cds.lib 파일이 있어야 한다. 이 두 폴더와 파일을 만들어 놓는다.

<cds.lib 파일 들여다 보기>

library폴더 내의 cds.lib 파일을 INCLUDE시켜 불러오도록 한다. (INCLUDE는 경로를 포함시킴)

INCLUDE ./library/cds.lib

library 폴더 내에는 class별로 나눈 폴더(사용목적에 맞는 이름)들을 생성시키며, 이 폴더들을 인식하게 할 수 있는 cds.lib파일이 있어야 한다.

<cds.lib 파일 들여다 보기>

위에 있는 모든 디렉터리를 각각 변수로 DEFINE 되어있다. (DEFINE은 해당 폴더를 변수로 정의)

DEFINE connector        ./connector
DEFINE custom_library   ./custom_library
DEFINE ic               ./ic
DEFINE memory           ./memory
DEFINE passives         ./passives
DEFINE standard         ./standard
define classlib         ./classlib

위의 설정은 라이브러리 생성이 완료되어 배포를 목적으로 만들어진 공용 환경이다.

아래 그림과 같이 라이브러리 관리자가 완성된 심볼을 공용폴더에 저장하는 환경을 만든 것이다.

여기서 cds.lib 파일의 역할이 중요하다. 등록할 심볼들은 define문을 통해 포함시키고,

가장 cdssetup\cds.lib 에서는 해당 등록된 cds.lib들을 모두 include 시켜야 한다. 

그 외 cdssetup을 제외한 나머지 pcb, pcb_symbols는 아래와 같다.

pcb : Allegro PCB Designer가 실행하기 전 모든 사용자가 참조할 공용 환경변수 site.env를 설정

       단축키정보, SKILL 프로그램 정보, 스크립트 정보 등 

pcb_symbols : 공용의 .pad 및 .psm .dra 파일들을 담는 곳. (footprint 정보를 담는 폴더)

(Allegro Librarian 공용환경 세팅 템플릿 다운로드)

이제 Allegro Design Entry HDL을 통한 모든 설계 프로젝트의 회로설계부터 PCB에 사용할 Footprint와 PCB도면에 관한 환경설정등을 통합적으로 관리할 수 있는 환경을 구축한 것이다.