전기전자 디지털 회로에서 Tri-state(3상태, 3 스테이트)란?

가끔 회로설계를 하며 Pin의 타입에서 Tri-state를 볼 수 있다.

 

디지털회로는 2개의 상태로 구성되어있다.

0 또는 1으로 구성되어있다. High 또는 Low, 출력 또는 입력 등 2개의 상태로 모두 구분지어진다.

 

그런데 여기서는 1개의 상태가 추가된다.

바로 3번째 상태는 High-Impedance 상태이다.

 

임피던스가 높다는 것은 해당 핀이 갖는 저항이 높다는 것. 저항이 높으면 내가 상태를 바꾸려고 해도 상태를 바꾸지 않고 저항하는 치수가 높다는 것.

진리표는 아래와 같다. (Enable이 0이면 A에 어떤값이 들어와도 High-Impedance 마치 단선된것 같은 회로가 된다)

https://www.electronics-tutorials.ws/logic/logic_9.html

출처: http://itsys.hansung.ac.kr/cgi-bin/kplus/board/table/my_lec/upload/Tnote06.pdf

반응형

 

High-Impedance 상태가 되면, "고저항으로 인해 출력 혹은 입력이 영향을 미치지 못하는 상태"이다.

즉 위 진리표를 보면 Enable에 Low를 넣으면 A에 아무 신호를 넣어도 기존 신호를 유지한채 바뀌지 않는 상태가 된다. 즉 갱신이 안되는 상태가 된다.

 

Tri-state 의 장점은 이 상태가 되면 한 회로에서 input과 output 양방향 사용이 가능하다.

 Input으로 사용할 시에는 해당 회로에서 들어오는 값을 갱신하지 못하는 상태로 만들어 Output을 고저항(Hi-Z)으로 두어 Input되는 값이 변형되는 일이 없도록 하고, Output으로 사용할 시에는 상태를 갱신할 수 있도록 한다.

(출처: https://ko.wikipedia.org/wiki/%EC%84%B8-%EC%83%81%ED%83%9C)

 

Input으로 사용할 때 : Output 부분을 Hi-impedance로 둠 (input을 갱신하지 못함)

Output으로 사용할 때 :  Buffer처럼 A에 들어값이 Y로 나감.