[PCB Editor] [DFM] OrCAD PCB Editor의 Package생성 옵션 중 Place_Bound_Top vs Dfa_Bound_Top vs Package_keepout에 관해서

패키지를 만들다가 Place Bound Top 과 Dfa Bound Top과 Package keepout의 차이가 어떤지 검색을 해봤다. 그리고 Cadence 커뮤니티 포럼에서 여러 엔지니어가 설명하는 링크를 찾았다. (Cadence 공식 자료는 아님)

 

https://community.cadence.com/cadence_technology_forums/f/pcb-design/10684/place_bound_top-vs-dfa_bound_top-vs-package_keepout_top

Place_Bound_Top vs Dfa_Bound_Top vs Package_Keepout_Top? - PCB Design - Cadence Technology Forums - Cadence Community

UTStarcom, Inc.에 다니는 엔지니어 Michael Catrambone의 설명이다. (링크 참조)

번역/의역을 하면, (오역이 있을 수 있다. 알려주시면 감사..ㅜ)

 

- Place Bound Top

DRC(Design Rule Check)없이는 Top면에 부품 배치가 안되게 한다. 보통 이는 SMD pin을 포함하거나 포함하지 않는 부품의 경계선으로 정의된다. 또한, 이 경계선은 부품의 높이에 대한 정보가 할당되는데, Board 레벨에서 유효한지, Package_Keepout_Top 경계선이 맞는지, 부품의 clearance(간격) 등을 판단하기도 한다. 만일 이 경계선이 정의되지 않으면, 자동으로 Assembly_Top 외곽선에 맞춰 할당되고, Pin이 바깥으로 뻗어나올경우 그곳까지 할당된다. 이 경계선은 오직 Symbol 레벨에서 정의됨.

 

- Dfa_Bound_Top

Design For Assembly(DFA), 제조 단계에서 데이터시트나 부품의 수치데이터 등 clearance(제조가 가능한 간격을 잘 유지하는지)를 체크하기 위한 기준. 만약 이 경계선이 정의되지 않으면, Place_Bound_Top을 기준으로 DFA check가 진행. 이 경계선은 오직 Symbol 레벨에서 정의됨.

(추가설명: DFA - Board에 부품을 실장할 때, 직접하거나 기계를 통해 자동으로 진행 할 수 있는데, 실장하는 Package의 타입에 따라 부품간에 최소 이격거리를 제한 할 수 있는 데이터)

 

-Package_Keepout

부품 배치시 배치가 금지된 영역에 배치하지 않도록 구역을 설정. 또는 높이제한이 있을 때, 높은 부품이 배치되지 않도록 설정. (.bsm) mechanical심볼로 배정하지 않으면, Symbol레벨로 정의됨

 

 

OrCAD PCB에서 DFA사용 방법은 아래 참고.

ansan-survivor.tistory.com/201

[PCB Editor] DFA (Design For Assembly) Constraint Management (CM Rule) 사용방법

OrCAD PCB에서 부품 높이 조절에 관해서는 아래 참고.

https://ansan-survivor.tistory.com/686

[PCB Editor] OrCAD PCB / Allegro PCB 패키지(Package/Footprint)의 3D파일 (.step/.stp) 높이 변경