(출처: https://www.eevblog.com/forum/projects/silk-screen-on-exposed-pcb-pads/)
PCB 제조적인 관점에서 Silkscreen이 납땜이 들어가야 할 Pad위에 뿌려지면 잉크 때문에 납땜의 성능이 떨어질 수 있다. 대부분 제조업체가 거버파일을 검토하면서 이를 찾아내어 다시 설계를 수정하여 보내라고 요청하거나, 소정의 돈을 더 받고 저 부분을 수정해 줄 수 있다. 그러나 책임의 소재 때문에 아마 다시 파일을 되돌릴확률이 높다.
간혹, 이또한 검토없이 위 사진처럼 강행하여 저러한 사태가 발생하는 경우가 있다. 제조업체는 설계도 보낸 대로 했으니, 따질만한 명목도 없다.. 애초에 저렇게 설계를 해서 보내지 말아야 할 것이다.
OrCAD / Allegro PCB에서는 이러한 사태를 막기 위해 Silkscreen이 Pads를 침범하는가를 찾아내는 DRC를 제공한다.
방법은 아래와 같다.
1. Setup - Constraints - Manufacturing
2. Manufaturing - Silkscreen - <Create New> 선택 후 - Cset이름 지정 (SilkToPad로 만듦)
3. Silkscreen과 Pad, Via 간격의 이격거리 0.1mm로 지정, (0으로 하면 단순 겹침만 확인)
4. 상단 탭의 마우스우클릭 - Analysis Mode
두 탭을 모두 Analysis Mode를 실행시켜 노란색 하이라이트를 제거한다. (설정이 되었음을 의미)
5. Design탭 - Silkscreen - PRIMARY - Not in stackup에서 마우스 우클릭 - Add SubClass Group 선택
6. Group의 이름 만들기 - 아까 설정한 CSet (SilkToPad) 반영 - Top과 Bottom 체크 - 하단에 체크박스를 선택하여 아래 그림처럼 Group members 설정
7. DRC 업데이트 해보기 (Tools - Update DRC)
(결과 1 ) 이렇게 Silkscreen Refdes가 PAD위에 겹쳐 있으면 아래와 같은 에러가 발생
(결과 2 ) 이렇게 Silkscreen Refdes가 Via 위에 겹쳐 있으면 아래와 같은 에러가 발생
(아래 블로거님 자료 참고)
https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=kingreddrake&logNo=221166088462
만약 별도의 Mask Layer를 생성하고 서로간의 간섭관계를 확인할 경우 아래 참고.
https://ansan-survivor.tistory.com/1319