저속 신호에는 문제가 없지만, 고속 신호에서는 EMI/EMC 즉, 전자파 문제가 대두가 된다. PCB를 다 설계하고 전자파 시험에서 Fail이 나면, 그만큼 디버깅시간이 오래 걸릴 것이고, 이를 차폐하는데 비용이 증가할 것이다. 고로 처음 설계할 때 EMI/EMC를 고려하여 설계해야 한다.
1. 커넥터를 설계시 GND핀이 신호선과 거리가 가까운 위치에 있어야 한다. => Loop Area 가 줄어들기 때문.
아래와 같이 5핀 커넥터가 있을 때, GND핀을 보통 바깥으로 하지만, 내측에 있을 수록
신호핀 아래 GND판이 있으면 좋겠지만, 이는 많은 비용을 초래한다.
GND를 많이 달면 좋지만, 사용할 수 있는 신호 핀이 줄어든다.
신호선과 GND핀이 가까울수록 Loop Area가 줄어듦으로, EMI/EMC가 감소하는 설계 방향이다.
Loop Area에 관해서는 아래 링크를 참조하길 바란다.
https://ansan-survivor.tistory.com/56
2. TP (Test Pin)을 만들 시, 따로 모아서 외곽으로 배치하지 말고, 길목에 SMD Pad형태로 배치한다. => Loop Area문제
아래 Bad case 으로 설계 할 시, Common Mode Radiation이 증가한다. 또한 Pin 타입이 아닌 SMD를 하는 이유는,
Pin도 안테나의 형상을 가지고 있으므로, 외부의 전자파를 잘 흡수하면서 동시에 전자파를 방출하는 EMC에 취약한
구조이므로, 최소화 하기 위해 SMD 타입을 해야 한다.
3. 고주파 전송선로(High frequency transmission Line) 배치는 가능한 거리는 짧게, Trace각도는 Arc형태
IC칩의 배치를 바꿔서라도 최단거리를 만드는 방향으로 설계한다.
4. Return Path가 흐르는 Ground Plate는 끊김 없이 이어져야 한다. (최단거리 확보)
고속 신호의 Return path는 Trace가 놓인 아래 GND plate를 따라 함께 움직인다. (아래 그림)
그러나 갑자기 GND plate가 없어지면, return path는 그 중 최단거리를 찾아 그쪽으로 이동하게 되는데,
이때 신호가 깨지거나, 노이즈가 발생한다.
링크 참고.
https://ansan-survivor.tistory.com/57?category=358806
5. 고속 Signal via옆에 Return GND via가 있어야 함.
Power via 옆에 Return GND via가 있어야 함.
'전기전자공부 관련' 카테고리의 다른 글
전기 전자 관련 용어 정리 (0) | 2020.01.22 |
---|---|
특성임피던스 50옴을 쓰는 이유? (0) | 2020.01.17 |
고속신호 PCB설계시 리턴패스(Return Path) 고려 (2) | 2019.12.26 |
Differential Mode Radiation(차동 모드 방사 전자파)이란? (Ground Loop Area) (0) | 2019.12.26 |
S-parameter 란? 반사계수(VSWR, Return Loss, Γ)란? (0) | 2019.12.24 |