SPICE: Issues with the Traditional Approach
As I/O switching frequencies have increased and voltage levels have decreased, accurate analog simulation of I/Os has become an essential part of modern high-speed digital system design. By accurately simulating the I/O buffers, termination and circuit board traces, you can significantly shorten your time-to-market for new designs. By identifying signal integrity related issues at the beginning of the design cycle, we can reduce the number of board fixes.
SPICE analysis has traditionally been used in areas such as IC design, which requires a high level of accuracy. However, in the PCB and systems domain, the SPICE method has several disadvantages for both the user and the device vendor.
Since SPICE simulations model a circuit at transistor level, they must contain detailed information about the circuit and process parameters. Most IC vendors consider this type of information proprietary and resist making their models available to the public.
Although SPICE simulations are very accurate, simulation speeds are particularly slow for transient simulation analysis, which is often used when evaluating signal integrity performance. In addition, not all SPICE simulators are fully compatible. Default simulator options may also differ with different SPICE simulators. Because some very powerful options control accuracy, convergence and algorithm type, any inconsistent options may produce poor correlation in simulation results across different simulators. Lastly, because SPICE variants exist, models are often incompatible between simulators; they must be extracted for a specific simulator.
IBIS: Benefits of the Alternative
An alternative to SPICE simulation is I/O Buffer Information Specification (IBIS). Intel originally developed IBIS to give customers access to accurate IO buffer models without risking their intellectual property. The IBIS specification is now maintained by the EIA/IBIS Open Forum, with members from many IC and EDA vendors.
The core of the IBIS model consists of a table with current, voltage and timing information. This is very attractive to the IC vendor because the IO internal circuit is treated as a black box. Transistor level information about the circuit and process details is not revealed.
IBIS models simulation speed are much faster than SPICE, with only a slight decrease in accuracy. Non-convergence, a problem with SPICE models and simulators, is eliminated in IBIS simulation. Virtually all EDA vendors presently support IBIS models and they are easy to use. IBIS models for most devices are freely available over the Internet. It is easy to simulate several different manufacturers devices on the same board.
Xilinx provides IBIS models for all current products, which can be easily downloaded from our web site.
왜 IBIS 모델을 설계에 사용해야 하는 이유
SPICE: 전통적 접근 방식의 문제점.
I/O 스위칭 주파수가 증가하고, 전압 레벨이 감소함에 따라 I/O에 대한 정확한 아날로그 시뮬레이션은 현재 고속 디지털 시스템 설계의 필수 부분이 되었다. I/O Buffer, Termination, 회로기판 trace를 정확하게 시뮬레이션 함으로써 새로운 설계 제품 출시 시간을 크게 단축시킬 수 있게 되었다. 설계 초기단계에 사전에 신호 무결성(SI) 관련 문제를 식별하여 보드를 수정하는 횟수를 줄일 수 있다.
SPICE 분석은 전통적으로 고차원의 정확도가 요구되는 IC 설계같은 영역에서 사용되었다. 그러나 PCB 및 시스템 영역에서 SPICE 방법은 사용자와 장치 공급업체 모두에게 몇 가지 단점이 있다.
SPICE 시뮬레이션은 트랜지스터 수준에서 회로를 모델링하기 때문에, 회로 및 프로세스 매개변수에 대한 자세한 정보를 포함해야 한다. 그러나 대부분의 IC 공급업체는 이러한 정보를 지적 재산으로 간주하여 모델을 대중에게 공개하는 것을 꺼려한다.
SPICE 시뮬레이션은 매우 정확하지만, 신호 무결성 성능을 평가할 때 자주 사용되는 과도 시뮬레이션(transient simulation) 분석의 경우 속도가 특히 느리다. 또한 모든 SPICE 시뮬레이터가 호환되지 않는다. 기본 시뮬레이터 옵션 마저도 SPICE 시뮬레이터에 따라 다를 수도 있다.
몇몇 시뮬레이터는 강력한 옵션으로 정확도, 수렴(convergence), 알고리즘 유형을 제어하기 때문에, 시뮬레이터간 옵션이 호환되지 않는 경우 결과에서 좋지 않은 상관 관계를 생성할 수 있습니다.
마지막으로 SPICE는 다양한 Varient(Pspice, Hspice 등등 다양한 제품)가 존재하기 때문에 모델들이 몇몇 시뮬레이터 간에 호환되지 않으며 특정 시뮬레이터 사이에서만 데이터를 뽑아 써야 한다.
IBIS: 대안으로써 장점
IBIS 모델 시뮬레이션 속도는 SPICE보다 훨씬 빠르며 정확도는 약간 떨어진다. SPICE 모델 및 시뮬레이터의 문제점인 Non-convergence(수렴되지 않음)는 IBIS 시뮬레이션에서 제거된다. 거의 모든 EDA 공급업체는 현재 IBIS 모델을 지원하며 사용하기 쉽다. 대부분의 IBIS 모델은 인터넷을 통해 무료로 다운로드하여 사용할 수 있다. 동일한 보드에서 여러 제조사의 device를 쉽게 시뮬레이션할 수 있다.
Xilinx 도 동사 제품에 대한 IBIS models 을 웹 다운로드로 제공한다.
