물론 SMT가 비싸긴한데 소형화가 꼭 필요하거나 대량으로 PCB를 생산할때 주문하면 좋다!
실제 산업체에서 PCB를 직접 설계하여 제작하지 않는 이상, 학생들이나 선생님, 일반 DIY를 하는 사람들은OrCAD로 설계를 하고 실제 PCB 데이터를 가지고 제작을 맡기면, 이게 제작이 될까? 하는 사람들이 많을 것이다.실제 어떤 데이터를 Export해서 제조를 의뢰해야 의문이 갖는 사람도 많을 것이다.
하지만 위에서 보여준Artwork필름 파일들(.drl 파일 .art 파일)을 압축하여 JLCPCB 제조 업체에 위와 같은 과정으로 파일을 제출하고 이 과정대로 진행한다면 위처럼 동작이 되는 PCB를 받아볼 수 있다.
또한 SMT주문을 할 경우, 위에서 뽑은 BOM과 Placement 좌표 리포트를 뽑아서 제공하면 된다
JLCPCB에서 아래와 같이 여러 이벤트를 진행하고 있다고 한다.
실제 OrCAD로 PCB를 제작까지 고려하고 있다면 위 혜택을 받아 PCB를 제조해보는 것도 좋은경험이 될 것이다.
생각하고있는 아이디어가 있다면 아래 JLCPCB을 통해서 주문해보도록 한다! (한국어 홈페이지도 만들었다고 한다)
We recommend the use of IBIS models whenever possible. IBIS models for many devices are often available as free downloads. Using IBIS provides the following:
Faster simulation speed.
Elimination of non-convergence.
Strong support from virtually all EDA vendors.
왜 IBIS를 사용하는가?
I/O Buffer Information Specification (IBIS)
가능한 IBIS모델을 사용하는 것이 좋다. IBIS 모델은 많은 device에 대한 모델자료를 무료로 다운로드할 수 있다. IBIS를 사용하면 아래와 같은 사항이 제공된다.:
더 빠른 시뮬레이션 속도 (SPICE대비)
non-convergence(수렴하지 않는 영역) 제거.
대부분의 EDA 회사에서 지원
Learn Why You Should Use IBIS Models for Your Designs
SPICE: Issues with the Traditional Approach
As I/O switching frequencies have increased and voltage levels have decreased, accurate analog simulation of I/Os has become an essential part of modern high-speed digital system design. By accurately simulating the I/O buffers, termination and circuit board traces, you can significantly shorten your time-to-market for new designs. By identifying signal integrity related issues at the beginning of the design cycle, we can reduce the number of board fixes.
SPICE analysis has traditionally been used in areas such as IC design, which requires a high level of accuracy. However, in the PCB and systems domain, the SPICE method has several disadvantages for both the user and the device vendor.
Since SPICE simulations model a circuit at transistor level, they must contain detailed information about the circuit and process parameters. Most IC vendors consider this type of information proprietary and resist making their models available to the public.
Although SPICE simulations are very accurate, simulation speeds are particularly slow for transient simulation analysis, which is often used when evaluating signal integrity performance. In addition, not all SPICE simulators are fully compatible. Default simulator options may also differ with different SPICE simulators. Because some very powerful options control accuracy, convergence and algorithm type, any inconsistent options may produce poor correlation in simulation results across different simulators. Lastly, because SPICE variants exist, models are often incompatible between simulators; they must be extracted for a specific simulator.
IBIS: Benefits of the Alternative
An alternative to SPICE simulation is I/O Buffer Information Specification (IBIS). Intel originally developed IBIS to give customers access to accurate IO buffer models without risking their intellectual property. The IBIS specification is now maintained by the EIA/IBIS Open Forum, with members from many IC and EDA vendors.
The core of the IBIS model consists of a table with current, voltage and timing information. This is very attractive to the IC vendor because the IO internal circuit is treated as a black box. Transistor level information about the circuit and process details is not revealed.
IBIS models simulation speed are much faster than SPICE, with only a slight decrease in accuracy. Non-convergence, a problem with SPICE models and simulators, is eliminated in IBIS simulation. Virtually all EDA vendors presently support IBIS models and they are easy to use. IBIS models for most devices are freely available over the Internet. It is easy to simulate several different manufacturers devices on the same board.
Xilinx providesIBIS modelsfor all current products, which can be easily downloaded from our web site.
반응형
왜 IBIS 모델을 설계에 사용해야 하는 이유
SPICE: 전통적 접근 방식의 문제점.
I/O 스위칭 주파수가 증가하고, 전압 레벨이 감소함에 따라 I/O에 대한 정확한 아날로그 시뮬레이션은 현재 고속 디지털 시스템 설계의 필수 부분이 되었다. I/O Buffer, Termination, 회로기판 trace를 정확하게 시뮬레이션 함으로써 새로운 설계 제품 출시 시간을 크게 단축시킬 수 있게 되었다. 설계 초기단계에 사전에 신호 무결성(SI) 관련 문제를 식별하여 보드를 수정하는 횟수를 줄일 수 있다.
SPICE 분석은 전통적으로 고차원의 정확도가 요구되는 IC 설계같은 영역에서 사용되었다. 그러나 PCB 및 시스템 영역에서 SPICE 방법은 사용자와 장치 공급업체 모두에게 몇 가지 단점이 있다.
SPICE 시뮬레이션은 트랜지스터 수준에서 회로를 모델링하기 때문에, 회로 및 프로세스 매개변수에 대한 자세한 정보를 포함해야 한다. 그러나 대부분의 IC 공급업체는 이러한 정보를 지적 재산으로 간주하여 모델을 대중에게 공개하는 것을 꺼려한다.
SPICE 시뮬레이션은 매우 정확하지만, 신호 무결성 성능을 평가할 때 자주 사용되는 과도 시뮬레이션(transient simulation) 분석의 경우 속도가 특히 느리다. 또한 모든 SPICE 시뮬레이터가 호환되지 않는다. 기본 시뮬레이터 옵션 마저도 SPICE 시뮬레이터에 따라 다를 수도 있다.
몇몇 시뮬레이터는 강력한 옵션으로 정확도, 수렴(convergence), 알고리즘 유형을 제어하기 때문에, 시뮬레이터간 옵션이 호환되지 않는 경우 결과에서 좋지 않은 상관 관계를 생성할 수 있습니다.
마지막으로 SPICE는 다양한 Varient(Pspice, Hspice 등등 다양한 제품)가 존재하기 때문에 모델들이 몇몇 시뮬레이터 간에 호환되지 않으며 특정 시뮬레이터 사이에서만 데이터를 뽑아 써야 한다.
IBIS: 대안으로써 장점
IBIS 모델 시뮬레이션 속도는 SPICE보다 훨씬 빠르며 정확도는 약간 떨어진다. SPICE 모델 및 시뮬레이터의 문제점인 Non-convergence(수렴되지 않음)는 IBIS 시뮬레이션에서 제거된다. 거의 모든 EDA 공급업체는 현재 IBIS 모델을 지원하며 사용하기 쉽다. 대부분의 IBIS 모델은 인터넷을 통해 무료로 다운로드하여 사용할 수 있다. 동일한 보드에서 여러 제조사의 device를 쉽게 시뮬레이션할 수 있다.
그러나 최근 고속신호로 바뀜과 각종 무선장비들이 많아지면서 각종 Signal Integrity (신호 무결성) 문제로 디지털신호가 깨져서 왼쪽과 같이 신호에 Noise들이 들어가게 된다. 직면한 과제는 저 Noise들을 제거하여 최대한 Digital Signal 원상태를 유지한 채 Driver에서 Reciver 까지 도달하게 해야 한다.
그중 일부 사항으로 신호의 품질 분석(Signal Quality Metrics)에서 아래와 같은 사항이 있다.
1. Ringback
2. Overshoot
3. Setting Time
간단히 그림을 보면 아래와 같다.
출처:https://slideplayer.com/slide/6426317/
위 그림을 보면 알겠지만, Ringback은 Overshoot 또는 Undershoot가 발생하고 신호가 반대방향으로 튕겨 갈 때, Guaranteed High level 또는 Guaranteed Low level을 애매하게 짧은 시간동안 벗어나서신호가 High인지, Low인지 구분할 수 없는상태가 된다. 즉, 바운스 되어 Threshold 영역까지 튕겨버리는 경우이다.
Printed Circuit Boards (PCBs) have been the focus of scientist and engineers to bring novel ideas on how to improve the quality of end electronic product. As PCBs play the key role in functionality and performance of any electronic product or device so the perfectly designed PCB layout is highly important. There are many factors that a design engineer must consider while designing a PCB layout and these factors are driven by the requirements of end product.
Like number of layers PCB, size and dimensions of PCB, number of electronic components to be soldered upon PCB, types of components, routing techniques and many other PCB design factors. Among them one of the most important aspect is the “Impedance Matching”. The PCB that is dedicated for the electronic product that is to be used for High frequency application like RF or microwave electronics, then the most critical part of the PCB layout design is to control the impedance of the circuit.
인쇄 회로 기판(PCB)의 주 초점은 최종 전자제품의 품질을 개선하는 방법에 대한 아이디어를 과학자와 엔지니어가 함께 고안하는 것이 주요 관점이었다. PCB는 모든 전자 제품의 기능 및 성능에서 핵심적인 역할을 하므로 완벽하게 설계된 PCB 레이아웃이 중요하다. 설계 엔지니어가 PCB 레이아웃을 설계할 때 고려해야 하는 많은 요소가 있으며 이러한 요소는 최종 제품의 요구 사항에 따라 결정된다.
PCB 레이어 수, PCB 크기 및 치수, PCB에 납땜할 부품 수, 부품의 유형, 배선 기술 및 기타 여러 요소 등, 그 중 가장 중요한 요소 중 하나는 "임피던스 매칭" 이다. RF나 microwave와 같은 고주파를 응용 분야에 사용되는 전용 PCB에서 가장 중요한 부분은 회로의 임피던스를 제어하는 것이다.
What is Signal Reflection.?
As we are familiar with the phenomena of reflection that when a light ray is incident on the mirror then the light is reflected from mirror’s surface. Another example is water, when light enters the water some of the light is refracted while some is reflected. The same phenomena is with electrical signal.
The signal reflection is the phenomena where the source transmits the electrical signal in the signal trace to the receiver/sink and some part of the signal is reflected back from receiver/sink back to the source. This reflected signal can cause signal distortion and oscillation in the circuit.
신호반사란?
우리는 보통 반사 현상에 익숙한데, 광선(빛)이 거울에 입사하면 빛이 거울 표면에서 반사가 일어난다. 또 다른 예로는 물이다. 빛이 물에 들어갈 때 빛의 일부는 굴절되고 일부는 반사된다. 이와 동일한 현상이 전기 신호에서도 발생한다.
신호 반사는 신호원(Source)가 신호 선로(Trace)상의 전기 신호를 수신기(Receiver 또는 Sink)에 전송하고, 신호의 일부가 다시 신호원(Source)로 반사되는 현상이다. 이 반사된 신호는 회로상의 신호 왜곡(Signal distortion) 또는 발진(oscillation)을 일으킬 수 있다.
Why the Signal is reflected..?
The reason for the signal reflection from receiver to the transmitter is the transient impedance caused by the discontinuity in characteristic impedance of signal trace. If the characteristic impedance is uniform through starting from source or transmitter to sink or receiver then there will be no signal reflection.
The discontinuity in characteristic impedance of signal trace can be caused by variation in signal trace width, thickness, distance between the trace and the corresponding reference plane and dielectric constant of the substrate material of PCB.
왜 신호반사가 일어나는 걸까?
수신기(reciever)에서 송신기(transmitter)로 신호가 반사되는 이유는 신호 트레이스의 특성임피던스(characteristic impedance)의 불연속성으로 인해 발생하는 과도임피던스(transient impedance)이다. 특성 임피던스가 신호원(Source / transmitter)에서 수신기(Receiver 또는 Sink)로 균일한 임피던스일 경우 신호 반사가 없다.
반면에 트레이스(trace)의 특성 임피던스의 불연속성은 신호 트레이스 폭, 두께, 트레이스와 해당 기준 평면 사이의 거리 및 PCB 기판 재료의 유전 상수의 변화로 인해 발생할 수 있다 .
Fortunately, the signal reflected from receiver is always less in strength then the main signal, hence the reflected signal is again transmitted and then again reflected with lesser strength, and hence in this way the signal is diminished slowly but will cause a temporary oscillation.
Overshooting and Undershooting:
If the delay time between the signal transmission and reception is short and the signal transmission is faster and if the previous reflected signal was not given time/delay to diminish and next signal is transmitted then this will cause the signal “peaks” to accumulate and will cause reflected signal overshooting thus complete failure of the circuit will happen. Similarly if the signal “valley” are accumulated this will cause reflected signal undershooting thus weakening the main signal to cause false clocking or misinterpretation of digital data lines like SDI, SDO, SCLK etc. This overshooting or undershooting can completely destroy the protective diodes at the signal ends.
Signal Distortion:
The reflected signals from receiver end if are strong enough then they can possibly change the logic state of digital circuitry hence the circuit will behave in unanticipated manner. Distorted signal are sensitive towards noise.
신호 반사의 효과:
발진(Oscillation):
다행이도 수신기로부터 반사된 신호(reflected signal)는 항상 주신호(main signal)보다 강도가 낮기 때문에, 반사된 신호는 왔다 갔다 점점 약한 강도가 되어 점점 감소하지만, 이는 일시적인 진동을 일으킨다.
오버슈팅, 언더슈팅 (Overshooting and Undershooting:):
신호의 전송과 수신 사이의 지연 시간이 짧고, 신호가 빨라서 반사된 신호가 감쇄를 일으킬 시간을 충분히 주지 않는 상태에서 다음 신호가 전송되면, 신호 "피크(peak)"가 누적되어 결국 반사 신호 오버슈팅을 유발하여 회로의 완전한 고장이 발생한다.
비슷하게 "밸리(valley)" 신호가 누적되면 반사 신호 언더슈팅이 발생하여 주 신호(main signal)를 약화시켜 SDI, SDO, SCLK 등과 같은 디지털 데이터 라인의 잘못된 클럭(clock) 또는 신호의 잘못된 해석(misinterpretation)을 유발한다. 이러한 오버슈팅 또는 언더슈팅은 보호 다이오드에서 보호 다이오드를 완전히 파괴되어 신호가 종료될 수 있다.
