안산드레아스

testpoint에 대해서는 아래 참고

https://ansan-survivor.tistory.com/694

(옵션으로, Testpoint로 지정한 부분의 패드를 변경할 수 있다. 아래에서는 변경하는 것을 예시로 testpoint_via를 만들었다.)

testvia

Testpoint가 보일 수 있도록 컬러 설정

Testpoint 생성 관련 메뉴는 Manufacture - Testprep 에 있다.

수동을 testpoint 만들어보기

1. Manufacture - Testprep - Manual

2. 옵션 탭 - properties 으로 속성값 설정

(2-1. Constraint Manager에도 Testpoint를 Net별로 설정하는 부분이 있다)

3. Parameter 값 설정

    (1)어떤 pin을 testpoint로 쓸지, type은 smd인지 thru인지 둘다 쓰는지 설정

    (2)Top면, Bottom면 또는 두면 중 어느부분에서 Testpoint probe를 쓸지, Bare board(날 보드)로 쓸지 설정

    (3) 표기는 어떻게 할지 설정

4. Padstack Selection 탭 (위에서 만든 Pad로 testpoint부분을 변경하는 예시)

    현재 brd파일에서 사용하고 있는 pad를 불러오면, existing vias를 택했을 때 사용중인 via가 자동으로 보여진다.

  Replace vias를 택해야만 내가 수동으로 택한 via의 pad가 변경된다. (그렇지 않으면 그냥 testpoint지점만 표시하는 격)

  해당 via만 enable 시키고 - OK

6. 이제 Testpoint로 사용할 via지점을 마우스클릭으로 변경한다.

7. 생성 위치 리포트로 뽑아보기 (OrCAD 라이센스에서는 Export메뉴)

자동으로 생성하는 방법은 아래 참고.

https://ansan-survivor.tistory.com/696

testpoint에 대해서는 아래 참고

https://ansan-survivor.tistory.com/694

Testpoint 생성 관련 메뉴는 Manufacture - Testprep 에 있다.

1. Parameter 세팅 - General Parameters탭

pin type : via의 Thru 타입에 testpoint로 설정

Layer : Either(양면)에 설정

StringNumeric : 문자

2. Padstack Selection 탭

    testpoint로 사용할 pad선택

    Top면, Bottom면 모두 지정

3. Probe Type탭 - 마우스 우클릭 - Add로 사용할 프로브의 타입 및 스펙을 정함

4. Pad위에 바로 생성 및 Trace 위에도 생성 - Generate Testpoints

        그러면 자동으로 testpoint가 생성된다.

5. Viewlog를 누르면 어떤 testpoint가 생성되고 생성이 안되었는지 로그가 생성된다.

6. testpoint 생성된 것 확인하기

    Display - Color 에서 Manufacturing옵션에 프로브 위치가 생성된 것을 확인

        우측의 Top면의 via만 활성화 하면, 실제로 프로브가 해당 Via의 좌표에가서 찍을 지점과 겹쳐서 볼 수 있다.

7. Testpoint 결과 리포트 보기

        결과의 좌표를 누르면 해당 위치로 이동

아래 사이트, 영상을 참고하여 제작

https://www.ema-eda.com/resources/library/test-points-orcad

https://www.youtube.com/watch?v=UN5bIl0yBpU 

https://www.youtube.com/watch?v=-KspDpzkM0Y 

기본적으로 간단한 도면일 때 한 페이지에서 Ctrl + Shift + w 단축키를 누르면 해당 동일net가 모두 활성화 된다.

이 방법으로 해당 net가 쇼트인지 제대로 연결되어있는지 등 확인 할 수 있다.

그러나 회로도가 좀더 복잡해서 외부페이지와 Off-set으로 연결되거나 Hierachical Block 등이 있으면 위 방법으로 찾기가 힘들다.  그러나 아래 방법으로 간단히 사용할 수 있다.

1. 찾고자하는 net선택 - 마우스우클릭 - Signals

2. 그러면 하단부 창에 해당 net의 연결관계를 보여준다.

    더블클릭하면 해당 net가 하이라이트가 되며 이동한다.

3. 정보가 많을 경우에는 위에 탭을 클릭하여 정렬을 사용한다.

Footprint가 들어갈 위치에 들어갈 IC패키지 또는 소자의 높이정보를 설정할 필요가있다. 전자설계가 끝난 후 PCB설계를 완료하면, 최종적으로는 기구/기계 설계자가 해당 PCB를 보호할 커버 등을 모델링해야 하는데, 이때 간섭 여부를 체크해야 할 경우가있다.

그래서 OrCAD / Allegro PCB상에서는 패키지의 높이를 지정하거나, 또는 3D패키지를 맵핑할 수 있는 도구를 제공한다.

3D패키지 맵핑방법은 아래 참고

https://ansan-survivor.tistory.com/100

https://ansan-survivor.tistory.com/250

이 방법은 위 방법처럼 실제 Package를 맵핑하면 적용되지 않는다.

맵핑없이 박스형태일 경우에 적용된다.

아래 보드는 3D 파일 맵핑없이 그냥 Footprint를 다운로드해서 배치한 것이다.

맵핑이 없기때문에 모두 박스형태로 표시된다.

위 Footprint는 모두 인터넷에서 다운로드한 파일을 적용했다. 그러면 다운로드했던 파일이 갖고있는 Height 정보가 적용되는 것이다. 

(Footprint 다운로드 관련해서는 아래 참고)

https://ansan-survivor.tistory.com/361

그러나 내가 직접만든 Footprint는 Default Height가 적용되는데, 이 높이값은 Setup - Design Parameter에서 정할 수 있다.

위에 빨갛게 하이라이트 시킨 패키지박스의 높이를 높여본다.

1. setup - area - package keepin

2. Find에서 Shape선택 후 해당 Footprint 선택 - 마우스우클릭 Done

   이때 선택된 shape 항목은 Place_Bound_Top 이어야 한다.

3. 옵션을 보면 높이 정보가 나와있다. 이를 원하는 높이로 바꾼다.

   높이 30mm로 바꾸고 마우스우클릭 Done

4. 3D viewer Canvas로 보기

5. 이 파일을 Step/Stp 파일로 추출하기

(결과)

아래 웹뷰어 사이트에서 확인

https://ansan-survivor.tistory.com/685

그러나 아래와 같이 모든 3D 모델을 입힐 경우에는 Height값을 변경해도 적용되지 않는다.

(해당 아두이노 파일 출처 아래 링크 유료 다운)

https://www.happycampus.com/report-doc/25287403/

※ 주의할점.

Step파일을 Export하는 방법은 2가지가 있다.

Allegro PCB 상단의 File - Export - Step

3D Canvas 내부에서 Export

두 방법의 차이점이 있다. (내부 추출되는 데이터 구조가 다름)

첫번째 방법 (File 메뉴)

Step파일의 Height정보가 netlist가 불러온 Package 하나하나의 .dra 파일정보를 가져오는 것이다. 그래서 아무리 .brd 파일 내부에서 수정을 해도 해당사항이 적용되지 않는다. 즉 수정을 원하는 경우에는 해당 라이브러리가 저장되어있는 폴더 (예를들어 Symbols)에 들어가서 해당 Package (.psm, .dra)파일의 Height 정보를 수정해야 한다.

단, 해당 Package 파일을 공유하고 있는 모든 파일이 바뀔 것이다. 따라서 모양이 같지만 높이가 다를 경우, 사용할 풋프린트 명을 여러개를 지정해서 사용하는 방법을 써야할 것이다.

두번째 방법 (Canvas 메뉴)

Brd 파일 내에서 Height를 수동으로 수정하면, 패키지의 높이 정보가 단지 Brd 내부 데이터만 변경되는 것이다. Canvas로 step파일을 Export하면 이 정보가 추출된다.

(출처: https://www.eevblog.com/forum/projects/silk-screen-on-exposed-pcb-pads/)

PCB 제조적인 관점에서 Silkscreen이 납땜이 들어가야 할 Pad위에 뿌려지면 잉크 때문에 납땜의 성능이 떨어질 수 있다. 대부분 제조업체가 거버파일을 검토하면서 이를 찾아내어 다시 설계를 수정하여 보내라고 요청하거나, 소정의 돈을 더 받고 저 부분을 수정해 줄 수 있다. 그러나 책임의 소재 때문에 아마 다시 파일을 되돌릴확률이 높다.

간혹, 이또한 검토없이 위 사진처럼 강행하여 저러한 사태가 발생하는 경우가 있다. 제조업체는 설계도 보낸 대로 했으니, 따질만한 명목도 없다.. 애초에 저렇게 설계를 해서 보내지 말아야 할 것이다.

OrCAD / Allegro PCB에서는 이러한 사태를 막기 위해 Silkscreen이 Pads를 침범하는가를 찾아내는 DRC를 제공한다.

방법은 아래와 같다.

1. Setup - Constraints - Manufacturing

2. Manufaturing - Silkscreen - <Create New> 선택 후 - Cset이름 지정 (SilkToPad로 만듦)

3. Silkscreen과 Pad, Via 간격의 이격거리 0.1mm로 지정, (0으로 하면 단순 겹침만 확인)

4. 상단 탭의 마우스우클릭 - Analysis Mode

          두 탭을 모두 Analysis Mode를 실행시켜 노란색 하이라이트를 제거한다. (설정이 되었음을 의미)

5. Design탭 - Silkscreen - PRIMARY - Not in stackup에서 마우스 우클릭 - Add SubClass Group 선택

6. Group의 이름 만들기 - 아까 설정한 CSet (SilkToPad) 반영 - Top과 Bottom 체크 - 하단에 체크박스를 선택하여 아래 그림처럼 Group members 설정

7. DRC 업데이트 해보기 (Tools - Update DRC)

(결과 1 ) 이렇게 Silkscreen Refdes가 PAD위에 겹쳐 있으면 아래와 같은 에러가 발생

(결과 2 ) 이렇게 Silkscreen Refdes가 Via 위에 겹쳐 있으면 아래와 같은 에러가 발생

(아래 블로거님 자료 참고)

https://m.blog.naver.com/PostView.naver?isHttpsRedirect=true&blogId=kingreddrake&logNo=221166088462 

만약 별도의  Mask Layer를 생성하고 서로간의 간섭관계를 확인할 경우 아래 참고.

https://ansan-survivor.tistory.com/1319

물론 밀도가 높은 PCB, 고속신호가 흐르는 PCB를 설계 할 때는 Via on pad를 하는 경우가 있지만 일반적인 PCB의 smd패드는 Fanout을 따로 내어 via를 뚫어 준다.

그러나 의도한 바가 아닌 아래와 같이 실수로 SMD핀 위에 via를 뚫는 경우가 있을 것이다. 이경우를 DRC에러 마크를 띄어 확인할 수 있다.

1. Setup - Constraints - Modes

2. Design 탭의 "via at SMD pin"을 활성화 시켜주면 된다.

(결과) 그러면 해당 항목에 아래와 같이 DRC가 뜨게 된다.

Via on Pad에 대해 더 자세한 사항은 아래 메뉴얼 참고 (영문)

https://www.parallel-systems.co.uk/wp-content/uploads/2020/02/via_in_pad_rules.pdf

PCB 설계를 완료하고 제조업체에게 보내기 위한 Cross-Section의 이해를 위한 그래픽정보를 Display할 수 있고, 출력이 가능하다. 아래와 같은 PCB보드의 Cross Section 및 Via정보를 뽑아본다.

1. Manufacture - Cross Section Chart

2. 출력하고자 하는 옵션을 선택한다.

3. 화면에 배치

(4. 위치조정 - (옵션) )

(5. 생상변경 - (옵션) )

6. 출력하기

    6-1. 프린터 설정

    6-2. 출력하고자 하는 화면을 조정

    6-3. File - plot 

(결과)

PCB 제조를 염두해 두고 설계전 표준 Rule을 미리 Import하여 진행 할 수 있도록 아래 사이트에서 제공한다.

아래 링크를 공유 한다.

https://www.tempoautomation.com/drcs-and-stackup-downloads/

사이트를 보면 대표 PCB 소프트웨어 3사에 대해 지원하는 DRC와 Stackup의 Spec에 대해 설명해준다.

각 3사의 Stackup 파일명의 네이밍컨벤션정보와 우측 Altium의 예시.

사용 방법은 간단하다. 아래와 같다.

1. 내가 사용하는 Tool선택

2. (Cadence Allegro 기준) Allegro PCB에서는 .tcfx 확장명을 지닌 테크파일을 지원한다. 이를 바로 import할 수 있도록 파일을 제공한다.

.tcfx 에 관한 자세한 사항은 아래 참고

https://ansan-survivor.tistory.com/576

아래 DRC는 제조시 사용하고자 하는 동박(copper plate)의 두께의 표준 DRC Rule 정보를 갖고있는 테크파일을 다운로드 할 수 있다.

(oz에 대해서 링크 참고: https://my-know-how.tistory.com/3)

아래 PCB 동박 두께에 관한 단위 oz를 참고하여 .tcfx 파일을 다운로드 하면된다.

해당 버튼을 클릭하면 다운로드 된다.

파일을 다운로드하고 압축을 풀면 .tcfx 파일이 나오게 된다. 이를 import하여 사용하면 된다.

(import방법은 https://ansan-survivor.tistory.com/576 참고)

3.  IPC-2581 기반의 Stackup 규칙을 만족하는 .xml 파일을 한번에 받을 수 있다.

   (IPC-2581에 관해서는 아래 링크 참고)

https://ansan-survivor.tistory.com/574

  (아래 링크는 직접 만든 stackup을 IPC-2581 포맷 기반으로 export하기)

https://ansan-survivor.tistory.com/575

이 사이트를 이용하면 PCB를 설계하기전에 사전에 IPC-2581 포맷에 기반하여 PCB설계를 진행 할 수 있다.

방법은 설계하고자 하는 Layer가 맞는지 확인하고, 아래 숫자 (1, 2)가 의미하는 것은 단위 oz(온스) 이다.

파일을 다운로드하고 압축을 풀면 .xml 파일이 나오게 된다. 이를 import하여 사용하면 된다.

(import방법은 https://ansan-survivor.tistory.com/575 참고)

===================================================

마찬가지로 PADS와 Altium도 지원한다. 그러나 필자는 해당 툴을 써보지 않아서 사용방법은 모르겠다.

Altium의 경우  .rul 파일과 .stackup 확장명을 지원한다.

PADS의 경우  .npi 확장명을 지원한다. 그러나 PADS는 stackup을 지원하지 않는다고 한다.