안산드레아스

High speed(고속신호)전송 관련하여 PCB 배선(라우팅)을 하게 되면, Return path의 경로를 최대한 짧게 해주는게 중요하다. 자세한 내용은 아래 참조.

https://ansan-survivor.tistory.com/57

이 기능은 Allegro PCB Editor의 High speed Option이 있어야 가능하다.

관련 Rule을 빠르게 설정하여 설계를 진행할 수 있다.

아래 동영상을 참조하여 포스팅을 만들었다.

https://www.youtube.com/watch?v=tx7ms7nSRUM

https://youtu.be/HL7e5gp3sIc

먼저 일부러 Return path를 방해하기 위해 GND plane에 void를 만들어 주었다. 

void를 만드는 방법은 아래 참고.

https://ansan-survivor.tistory.com/102

1. CM Rule - Electrical - Routing - Return Path

0(GND plane)을 기준으로

Cloest Plane : 가장 가까운 plane

Length Ignore : 0.5mm 정도는 허용해줌

Max pad Gap : 0.6mm 이 초과는 안됨.

2. 설정한 Set을 Net에 부여함. (아래 Net에 부여함 - DATA.BD0 ~ BD6) 

3. 설정한 CM룰을 사용하겠다고 설정함.

4. DRC 체크를 갱신함. (업데이트)

5. 해당 layer만 선택적으로 확인함. (GND와 고속신호).

    DRC에러가 발생함을 알 수 있다.

6. CM룰 적용 테스트

해당 DRC를 보면, 0.5mm 이내에 plane과 있어야 한다고 함.

이를 움직여 0.5mm 이내로 수정하면 DRC가 사라짐.

위 설정한 부분을 직관적으로 볼 수 있도록하는 기능이 있다.

아래 참조

https://ansan-survivor.tistory.com/208

다음 테스트는 Allegro PCB 17.4 버전으로 했다.

OrCAD 라이센스가 아닌, Allegro PCB Designer 라이센스를 이용하면, 복잡한 배선할 때, 눈에 보기 좋게 번들로 묶어서 배선을 실시할 수 있다. 

아래 그림을 보면 CPU같은 복잡한 BGA핀에 엄청나게 복잡한 배선이 연결되는데, 이를 번들로 묶어주면 눈에 보기 쉽게 배선을 할 수 있다.

Allegro PCB Editor 라이센스를 사용하면, 상단에 Flowplan이라는 탭이 생긴다. 그 아래 Bundle과 관련된 Command들이 들어있다.

아래 배선되어있지 않는 예제 파일로 간단하게 번들로 묶어서 배선방향을 정하는 방법을 아래 설명한다. 

1. 해당 선을 Rat라고 하는데, 저 Rat만 선택되도록 아래 Find옵션을 Ratsnests로 변경한다.

2. 해당부분을 드레그하여 하이라이트시키기

3. Flowplan - Create Bundle

4. 이제 번들로 묶인 부분을 원하는 방향에 맞게 수정하기 위해 아래와 같이한다.

   마우스 드레그 하며 아래와 같이 수정한다.

https://www.youtube.com/watch?v=cJKvf6_yI_Q

위 영상을 참조하면 도움이 될것이다.

========================= Bundle한 부분 자동 배선하기 ==========================

위에 묶은 Bundle을 자동으로 배선시켜주기 위해서는

Allegro PCB Designer의 Design Planning 옵션이 활성화 되어야 한다.

1. Find 옵션의 Groups를 활성화 하고 클릭하여 하이라이트 시킨다.

2. 번들위에 마우스 우클릭하여  Auto Connect 클릭

     아래와 같이 번들방향을 따라 라우팅이 된다.

3. Color에서 Plan부분을 해제하면 아래와 같이 라우팅이 된것을 깔끔하게 볼 수 있다.

자세한 사용방법은 아래 동영상 참고

https://www.youtube.com/watch?v=f1P6Or54Ky4

백드릴이 무엇인지 아래 정리해보았다.

https://ansan-survivor.tistory.com/204

Backdrill 의 Cadence 자료

https://www.cadence.com/content/dam/cadence-www/global/en_US/documents/tools/pcb-design-analysis/pcb-west-2016-40-managing-backdrill-cp.pdf

그럼 이 백드릴을 Allegro PCB Editor에서 어떻게 만드는지에 대해 포스팅해본다.

이 기능을 사용하려면 Allegro PCB Designer 이상의 라이센스가 필요하다.

먼저 참고한 링크는 아래 youtube이다.

https://www.youtube.com/watch?v=leDD18x60yI

추가. (EMA에서 만든 Backdrill 영상 참고 자료)

resources.ema-eda.com/pcb-layout-routing/backdrill-in-allegro

추가. (FlowCAD에서 만든 Backdrill pad만들기)

https://www.flowcad.ch/de/newsarea/blog-what-s-good-about-orcad-allegro-pcb-editor-backdrill-capability.html?idcat=34&changelang=2 

Cadence Backdrill 용어 정의

위 영상을 따라 한번 Backdrill을 만들어본다.

padstack에서 Backdrill된 via or pin 만들기

1. Backdrill 된 pad만들기

    1-1. 3mm drill hole뚫기

    1-2. Backdrill 만들기drill hole 3mm 보다 더 크게 5mm로 뒀다.

    1-3. Design Layer 설정.

    1-4. Backdrill 설정.

    1-5. Solder mask 지정

=========================================================================

PCB Editor에서 Backdrill 뚫기

1. 먼저 Backdrill Test를 위해 layer층을 아래처럼 늘렸다. (9층)

    1-1. 추가할 layer 층 선택,  이름선택,  위방향으로 만들지, 아래방향으로 만들지 선택

    1-2. layer를 알아보기 위해 visibility 탭의 마우스 우클릭으로 색상 변경

2. CM Rule Property 설정.

    2-1. Constraint Management 에서 Properties - Net - General Properties 에서 Backdrill MAX PTH Stub를 설정해야 한다. (도금된 stub의 최대 길이)

 * PTH - Plated Through Hole, 도금된 홀

3. PCB Editor에서 Backdrill 설정하기

    3-1. Manufacture - NC - Backdrill Setup and Analysis

     Top에서 부터 Layer5까지가 최대 Backdrill로 지정.

     Bottom에서 부터 Layer3까지가 최대 Backdrill로 지정.

     위 설정을 하면, 아래와 같이 어떤 object에 어떤 layer까지 적용할지 지정할 수 있다.

    3-2. Analyze를 눌러 어떻게 진행될지 확인. (스크롤을 내려 맨아래 있다)

        Text파일의 하이라이트된 좌표값을 누르면 그 부분으로 이동하게 된다.

    3-3. Backdrill을 눌러서 진행.

         모두 Enable이 되어있는가 확인 후, Backdrill버튼으로 누르면 해당 잡힌 부분들이 Backdrill관련한 outline이 생긴다.

4. Setup - User preference - Manufacture - Drilling에서 'backdrill_layer_pair_adjustment'를 체크한다.

    (세팅한 stub lengh에 맞춰 조절시켜준다)

5. 확인해보기, 결과 보기.

   현대 저 부분의 nets를 클릭하면, 아래와 같은 via의 모양을 갖고 있다.

   저 부분에 대한 Backdrill을 시켜봤는데,

    5-1. Backdrill CrossSection data보기.

        배치를 하면, 아래와 같이 나온다. 아까 Bottom으로부터 위로 최대 layer3까지 뚫는다고 했으니, 저렇게 나온것이다.

그림으로 보자면, 저 드릴차트가 의미하는것은, 아래와 같이 Backdrill을 한다는 뜻이다.

6. NC legend 뽑기 (드릴 데이터 뽑기)

OrCAD Professional 라이선스 17.2 버전, Hotfix 48이상에서 사용 가능,

부품을 배치할때 혹시 모를 실수를 방지하기 위해 DFA (조립을 위한 규칙)을 제공해준다.

포스팅은 크게 두개로 나뉜다.

Outline, Cutout (외곽선)과 부품간 거리 지정

Package간 사이거리 지정

Outline, Cutout (외곽선)과 부품간 거리 지정

1. CM Rule 실행

2. DFA Rule Set (Outline과 부품간 거리 설정)

   CAM같은 자동화 장비를 사용할 때, 기계가 허용하는 좌표점들이 중요한데, 부품 배치할 때,

   이를 고려하여 배치하도록 Rule을 설정해 강제화 하는 작업으로,

    Outline(외곽선) 을 기준으로 부품을 얼만큼 내부로 밀어 넣을것인가?

    SMD 부품실장시 쓰이는 Pastemask와 Outline의 거리를 얼마나 둘것인가?

    관련 Rule을 설정할 수 있다.

3. Design에 적용

    보고 쓰기 편하게 view를 가로줄로 바꾼다.

    Tree를 펼쳐보면 아래와 같이 내가 작업하는 Layer층이 있다. 이 도면에서는 하나의 Layer zone만 있기에,

    기본으로 Primary로 되어있다. Rigid-Flex같은 PCB는 Hard한 부분의 Layer와 Soft한 layer가 다르므로

    아래 옵션이 여러개가 나올 것이다. 

    (참고) Zone으로 여러 layer를 만드는 작업이 궁금하면 아래 참고

https://ansan-survivor.tistory.com/64

    아까 설정한 DFAOCS1 로 Set을 맞춘다. 그럼 아래와 같이 자동으로 outline과 cutout 세팅값이 1로 정해진다.

4.  내가 설정한 Rule 사용하기

5.  DRC Update를 시켜본다.

Package간 사이거리 지정

1. CM Rule에서 아래와 같이 클릭

2.  Rule 이름 지정.

3. 친절하게 Side간 거리, End간 거리, Side-End간 거리 이렇게 나와있다.

4. 저 값을 이용해서 부품간의 거리를 3mm, 2mm, 3mm, 5mm 로 지정해봤다.

5. 분류하기 쉽게 Class를 나누고, 부품간 배치를 해본다.

6. 아래와 같이 지정할 class를 만든다.

   7. 아래 순으로 클릭하면 하위 class로 IC들을 넣어본다.

같은방법으로 Class를 나누고 분류해봤다. (대충)

 8.  OK를 누르면 아래와 같이 표시가 되는데, 

   예를들면, IC와 Connector간의 간격은 저기 아래 Cross되는 Cell의 Rule값을 적용 받는다는 뜻이다.

   즉, Connector와 IC는 Side to Side : 3mm 간격을 띄어야 하고

                               End to End : 2mm 간격을 띄어야 하고

                               Side to End : 3mm 간격을 띄어야 하고

                               End to Side : 5mm 간격을 띄어야 한다는 것이다.

9. 해당 Cell눌러서 편집이 가능하다.

    예를들어 IC간의 간격은 10mm이상 떨어뜨려야 한다 할때 아래처럼 수정한다.

10. 지정한 Rule을 적용

    아래와 같이 클릭하여 내가 만든 MYRULE을 적용시킨다. Top면에만 적용할 경우 아래와 같이 한다.

11. 내가 설정한 Rule 사용하기

12. DRC체크 결과

아래 영문 영상자료를 참고했다.

https://www.youtube.com/watch?v=3jlVzJ2NQP8

Allegro PCB 라이센스를 사용하면 DFA SpreadSheet를 사용하여 매우 간단하게 할 수 있다. (아래 참고)

https://ansan-survivor.tistory.com/765

OrCAD Capture 17.4 버전에서 새로 추가된 기능중, Search Providers 라는 기능이 생겼다.

이는 기존에 17.2버전 이하에서 번거롭게 웹페이지로 나가서 Ultra Librarian 사이트로 가서 다운받고 변환하고 하는 과정들을 생략하게 만들어준다. 여기서 Provider로 Ultra Librarian말고도 SamacSys라는 Provider를 추가로 선택할 수 있다. 부품이 없다면 서로 번갈아가면서 찾아보면 될 것이다.

(아래 17.2 버전에서 Ultra Librarian 사용방법)

https://ansan-survivor.tistory.com/32

1. Place - Search Provider 선택

2. 아래와 같이 로그인 창이 뜨는데, 로그인은 단 한번만 하면 된다. Cadence와 Ultra Librarian 계정이 없다면 생성한다.

https://www.cadence.com/en_US/home.html

https://www.ultralibrarian.com/

3. 그럼 상단에 Search Provider창이 뜨고, 왼쪽 class로 부품 공급사를 선택할 수 있다. SamacSys나 Ultra Librarian 중 선택 가능, 둘다 체크하고 아래 텝을 선택해서 보면 된다.

4. 한번 Atmega128을 검색해본다.

  여기서 원하는 부품을 선택하면 된다. 오른쪽에 부품에 대한 스펙도 나와있으므로 참고하면 되고, Datasheet URL까지 제공한다.

5. 이제 원하는 부품을 더블클릭 또는 오른쪽마우스-place part 를 선택한다. 그러면 자동으로 Schematic창으로 넘어가며 마우스 클릭하여 배치하면 된다. 심볼모양이나 Pin은 마찬가지로 마우스우클릭 - Edit Part로 수정하면 된다.

6. Property를 보면 Footprint가 등록되어있음을 알 수 있다. 그 외 여러 속성값들도 등록되어있다. 그러나 Operating_Temperature이라는 속성값에 특수문자가 깨져서 엉뚱한 글자가 들어가있는데, 혹시 한글로인한 모를 오류발생에 대비해 -40~85 이런식으로 수정하는게 좋을 것이다.

(풋프린트 보기)

Tip. 심지어 3D모델의 Step파일까지 등록되어있다. 한번 Netlist를 뽑아서 PCB Editor로 3D view를 해보았다.

8. 그러면 이 Capture part Symbol과 Footprint 정보는 어디에 저장이 되는가 경로를 따라가보면,

cdssetup - OrCAD_Capture - 17.4.0 - downloaded_parts 에 저장되어있다. 

이 폴더의 경로는 사용자환경변수에 저장되어있는데, 환경변수를 들어가는 방법은 아래처럼 치면 된다.

그래서 따라가보면 아래와 같이 cdssetup 폴더가 있음을 알 수 있다.

Capture의 Part 심볼은 아래에 공급사별로 나뉘어져 저장되어있다.

PCB Footprint정보는 위에 allegropcb 폴더에 저장되어있다.

(주의) 아래와 같이 Preview에 Symbol과 Footprint가 뜨지 않는다면, 파트에 배치할 수 없으니, 다른 부품을 알아봐야 한다. 만약 더블클릭하면, 아래와 같은 오류가 발생한다.

이전에 작업한 Design Rule이나 Layer 설정등을 불러와서 작업하고 싶을때 아래와 같이 Techfile을 활용한다.

예를 들어 아래와 같은 CM룰, Cross Section값을 지닌 설계파일의 Techfile을 내보내고,

새로운 보드파일에 적용시킬 것이다.

1. Techfile 추출하기(내보내기)

    Export - More - Techfile

2. Techfile 불러오기

다른 보드 파일의 CM Rule과 Cross Section은 아래와 같다.

이 보드파일에 Techfile을 불러올 것이다.

결과.

Layer가 바꼈고, CM룰이 변경되어 DRC에러들을 볼 수 있따.

PCB Editor에는 script라는 기능이 있는데, 이는 내가 어떤 PCB를 설계하면서, 다음번에도 비슷한 작업을 할 때, 지금 작업한 값들을 불러오기 위함이다. 

예를 들어 아래와 같이 Text정렬이 안되고 검정바탕색을 가진 보드파일을 script를 녹화하며 수정할 것이다.

  1.   script 기록하기

    Browse를 눌러 .src (스크립트 파일) 이 저장될 경로를 선택하고 이름을 입력

2. Record를 누르고 창이 꺼지면, 그 뒤로 내가설정한 모든 값들이 저장되기 시작하는 것이다.

3. Text 필터링을 활성화 하고 드레그로 모든 text를 선택한다. (텍스트 수정 과정)

4. 색상 바꾸기

5. 스크립트 종료시키기

맨 처음에 지정한 디렉터리에 내가 생성한 스크립트파일 .scr 가 만들어진걸 볼 수 있다. 

6. 스크립트 사용하기

아래 보드파일에 스크립트를 적용해본다.

그러면 아래와 같이 변경된다. 위에서 설정한것처럼

http://kumargs-pcb-design.blogspot.com/2009/01/cadence-allegro-file-extensions-and.html

Allegro PCB를 설계를 하다보면 여러 확장자들이 나오게 되는데, 이에 대한 설명이 위 링크에 잘 나와있다.

Cadence Allegro file Extensions and what they contain.

***********************************************
.brd - Board database file–typically the printed circuit board (PCB) design file that you add symbols and a net list to when designing the board.

(PCB 보드파일 데이터)

.dra - Drawing file–graphics that can be graphically edited and used to create the binary symbols that are used in the .brd file.

(심볼 그래픽 데이터)

.mdd - Module definitions–sections of a board design that include package symbols and logical connections.

(패키지 심볼, 로직적 연결을 모듈로 담은 데이터)

.psm - Package symbol, footprint.

(패키지 심볼에 대한 데이터)

.bsm - Mechanical symbol (board symbol) that gets added to a board with no logic attached.

(Mechanical 심볼 제작시 나오는 데이터)

.osm - Format symbol, (other symbol)–typically graphics, notes,drawing format, notes, logo’s. 

(포맷 심볼 데이터 (A4 B4 같은...)

.ssm - Shape symbol–when a pad is an irregular shape (not a circle, square, rectangle, and so on). 

(정규화된 패드가 아닌 이형패드를 만들 때 Shape Symbol로 만드는데, 그때 나오는 데이터 )

.fsm - Flash symbol–used to define a thermal relief pad. There is an editor that helps you automatically create these.

(Thermal pad에 관한 데이터)

.pad - A padstack.

(패드 생성시 나오는 데이터)

.dat - Netlist file.

(pstchip.dat  -  PCB Footprint 맵핑정보)

(pstxnet.dat  -  Net의 배선 정보)

(pstxprt.dat  -  사용된 part 정보)

.drl - 드릴 가공 정보를 가진 파일 (NC가공을 위한 G-code 점형가공).

(pstchip.dat  -  PCB Footprint 맵핑정보)

.rou - Cutting Route 가공 정보를 가진 파일 (NC가공을 위한 G-code 선형가공).

(pstchip.dat  -  PCB Footprint 맵핑정보)

.art - Artwork Gerber file

(거버파일)

.ilinit - SKILL initial file

(Allegro SKILL언어 초기화 파일)

.il - SKILL extension

(SKILL 파일 확장명)

.eil - encrypted SKILL extension

(캡슐화한 SKILL 파일 확장명)

.rpt - report file

(결과에 대한 리포트 파일)

.scr - Script or macro file–an ASCII text file containing Allegro commands that can be replayed to reproduce the same results as if you were selecting those commands.

(설정파일 저장하여 재사용할때 스크립트, 매크로에 관한 데이터)

https://ansan-survivor.tistory.com/178

.tcfx - Technology file–ASCII file of constraints and design rules.

(테크파일, Constraint Management, Cross Section의 속성값들을 가진 데이터, import-export로 사용가능)

https://ansan-survivor.tistory.com/180

.mcm - Multi-chip Module File (APD) A design file similar to an Allegro.brd file, but different technology

(Allegro Package Designer 설계시 나오는 데이터)

.txt - Text file, such as that used for parameters. Device files are .txt that contain the definition of a logical device including device type, package symbol, pincount, functions, and swappability.

(누구나 다 아는 텍스트파일)

.jrl - A journal file contains a record of events—menu picks,keyboard, and so on—which are recorded for each session in Allegro.

(내가 만든 이벤트를 기록하는 파일, 예) 마우스클릭, 키보드입력, 메뉴선택 등등)

.tag - Keeps track of the last board worked on in your current directory.Without it, Allegro will open up a new board file.

.INI - This file keeps track of the path your working file is in. The.INI file also keeps track of the window location, the toolbar,and the status of whether the Control Panel is docked and it's location. DO NOT EDIT THIS FILE, if you are having problems with Allegro. This file can be deleted as a form of troubleshooting. The file will be recreated automatically.

(맨처음 실행할때 환경변수 값, 작업중 알수없는 설정관련 오류가나면 이 파일을 삭제하면 다시 실행시 세팅이 초기화된다.)

https://ansan-survivor.tistory.com/163?category=390086

.geo - This file remembers the location of forms the last time they were used and places the same type of form in the same location the next time it is used. DO NOT EDIT THIS FILE!

.color - Color view—defines which subclass graphics will be visible or invisible.This file is automatically created when an artwork film control is defined or can be user defined.