안산드레아스

1.  Faraday Cage (페러데이 새장)

PCB를 보면 아래와 같은 기판을 본적이 있을 것이다. 외곽선을 따라 via홀이 쭉 뚫려 있는 것이다.

저렇게 외곽을 따라 via를 일정한 간격으로 뚫어놓은 이유는 아래와 같다. via 내측의 GND와 연결되어있다.

1) ESD(Electro Static Discharge) 정전기로 부터 회로를 보호, 외곽의 Cage에 발생한 정전기는 바로 via를 통해

   GND로 접지시켜 흘러보냄

2) PCB edge로 방사되는 Radiated Emissions(RE) 대체적으로 감소시켜준다. (항상감소는 아님)

But) 공진주파수 영역에서 RE가 발생할 수 있다 => via들을 trace로 연결하여 해결(오른쪽 사진처럼)

2. Trace를 따라 주변에 via배치 또는 Trace 위에 배치

  (그림 출처: https://m.blog.naver.com/PostView.nhn?blogId=kingreddrake&logNo=220742419670&proxyReferer=https%3A%2F%2Fwww.google.com%2F)

1) 오실레이터의 Clock신호, 고속신호 송신을 위한 Differential Pair같은 Trace의 신호 보호

2) 방사되는 EMI 감소를 위함

3) Crosstalk을 막아주는 효과

참고 : https://pcbee.tistory.com/entry/%EA%B0%80%EB%93%9C-%ED%8A%B8%EB%A0%88%EC%9D%B4%EC%8A%A4-%EC%A0%81%EC%9A%A9-%EC%9C%A0%EB%AC%B4%EC%99%80-%EC%82%AC%EC%9A%A9-%EC%8B%9C-%EC%B5%9C%EC%A0%81%ED%99%94

1) Guard Trace 기능. (Cross Talk 감소효과)

2) EMI 감소기능

but) Microstrip보다는 Strip이 더 효과적이다.

3. Board 전체에 via 배치

1) 전반적이 RE 감소.

2) Mode Frequency (공진이 발생할 수 있는 주파수) 조절

3) 대체로 6mm~10mm max 3cm 정도 간격으로 뚫어주면 효과 (1~10GHz 주파수의 board)

위와 같은 TR의 Package symbol Footprint를 만들어 볼 것이다

Work Flow는 아래와 같다.

Silkscreen 만들기 -> Pin 생성하기 -> Ref Des(참조번호) 설정 -> Package Boundary (부품영역) 설정

1. 패키지 심볼을 만드는 방법은 편리하게 만드는 wizard방법이 있고,

   수동으로 만드는 방법이 있다. 모양이 복잡한 경우에는 아무래도 수동으로 만들어야 한다.

   맨처음 new를 이용해 실행하면 다음과 같은 선택 옵션이 있는데, 이때 package symbol을 선택해야 한다.

2. 우마우스 클릭으로 아래와 같이 Design parameter와 Grid를 변경한다.

3. Silkscreen 그리기

커맨드 라인에

-> x -1.7 -1.7

    x 1.7 -1.7

    x 0 2.4

를 순서대로 입력하면 다음과 같이 실크스크린이 생성된다.

4. 직선 silkscreen을 만드는데 아래와 같이 쉽게 만든다.

5. Pin을 생성한다. Pin은 내장데이터인 pad40cir28d 를 사용할 것이다. (외부PAD직경 40mil,  내부 드릴홀 28mil)

5-1 Pin 수정하기 (Pad stack이 겹치므로 수정한다)

6. 참조 번호 지정하기 (Silkscreen과 가공할때 참조번호를 입력함)

7. Package 영역 설정. (부품 배치할때, 컴퓨터가 부품영역으로 인식하는 구역)

내장된 풋프린트에 대한 정보

https://ansan-survivor.tistory.com/23?category=384544

PCB Editor의 Package Design wizard를 사용하여 쉽게 만들기

https://ansan-survivor.tistory.com/150

케이던스가 제공하는 모든 기본 풋프린트 보기

https://ansan-survivor.tistory.com/626

1. 메뉴바 - Options - Prefereces

2. Dark를 White 변경

3. 확인(OK) 누르고 재시작

Board에 package(symbol) 배치를 끝내고 Routing, 배선작업을 시작할 때 복잡할 경우 이 기능이 유용하다.

먼저 Find 필터기능을 통해 선택하고자 하는 부분을 지정한다. (필자의 경우 pin에 지정한다)

단일 Pin에 지정할 경우,

=========== 16.6 버전, 17.2버전===============

1. 해당 Pin 선택 - 마우스 우클릭 - assign color - 색지정

        또는 Display - Assign Color

2. 해당 핀 선택 - 아이콘 클릭 - 색지정

3. 단일 Pin 색상부여 해제하기

    (만약 해제가 안될 때)

    Display - Dehighlight 하면, 오른쪽 Option창이 활성화 된다.

    Retain objects custom color 를 해제 시키고 하면 된다.

=========== 17.4버전===============

1. 해당 Pin 선택 - 마우스 우클릭 - assign color - 색지정

2. 해당 핀 선택 - 아이콘 클릭 - 색지정

3. 단일 Pin 색상부여 해제하기 

전체 Net에 적용할 경우 (예 VCC / GND)

아마 이 기능이 더 유용할 것이다.

1. <아이콘 클릭> or <Setup - Colors> or <Ctrl + F5>

2.  Nets 텝클릭 - Net 선택 - 원하는 Net 선택(옵션) - 색상선택(옵션) - Apply 적용

OrCAD PCB Shape (plane)에 Void(빈공간) 넣기

1. 모든 Shape 수정은 Shape Edit 모드로 한다. Shape 모드로 바꾸는 방법은 2가지가 있다.

2. Find 옵션에 Shapes를 체크하여 활성화 한다 (Shape만 선택 가능하도록)

3. 선택하여 하이라이트

4. 우클릭 - Add void - Rectangle (사각 모양으로 void생성하기 위해)

5. 드레그 하여 void만들기

    6. 만약 void가 생기지 않는다면 그래픽을 업데이트 시켜준다.

===========================================

<두번째 방법>

1. Shape - Manual Void/Cavity - Rectangle

2. Void를 만들고자 하는 Shape 선택 - 마우스 드레그로 void만들기 (Rectangle 그리기)

3. 마우스우클릭 - Done

기존의 void를 편집하는 방법은 아래 참고.

https://ansan-survivor.tistory.com/475

 * OrCAD Capture에서 동기화

Cadence OrCAD Capture와 PCB의 17.4 버전이 출시되면서 새로운 기능이 추가되었다.

이전의 16.6과 17.2버전에서는 Capture에서 도면을 수정하고 Netlist를 뽑으면 PCB Editor를 껐다가 켜는 번거로움이 있었지만, 17.4버전에서는 그자리에서 바로 동기화 시킬 수 있는 기능이 추가되었다.

사용 방법은 2가지가 있는데,

1.  PCB - Design Sync 실행

2.  아래 저 아이콘을 클릭하여 실행한다.

그러면 아래와 같이 ! 아이콘과 + 아이콘이 나오게 되는데, !는 수정이 되었다는 표시, +는 추가가되었다는 표시다.

New Value는 수정 후 값, Old Value는 그 전의 값이다.

실행하면, 아래와같이 덮어 씌울거냐고 나오는데, Yes를 누르면 현재 실행하고 있는 PCB창에 덮어 씌울 수 있다. 껐다가 켜는 번거로움을 제거할 수 있다.

PCB Editor에서 기존에 지정하지 않았던 ROOM 속성이 추가됨을 알 수 있다.

================= 따라하기 ===================

1. Capture와 PCB를 둘다 켠 상태로 도면에서 임의 저항값을 수정

2. 아래 PCB-Design Sync 또는 아이콘을 클릭한다.

3. 값이 변경됨을 확인 할 수 있다. 기존값과 새로운 값을 볼 수 있다. sync버튼을 눌러서 동기화 시킨다.

   그러면 아래 Session창에 동기화가 성공했다는 메세지를 볼 수 있다. 그러면 동기화가 된것이다.

==============================================

* OrCAD PCB Editor 에서 동기화

1. File - Design Sync

2. 동기화 할 Netlist가 있는 폴더와, .brd의 위치를 지정.

그러면 바로 동기화 된다.

IC별 3D step 모델 파일을 아래 링크에서 구할 수 있다.

http://www.traceparts.com

http://www.pcb-3d.com

http://www.digikey.com/en/resources/3d-models

http://www.grabcad.com

http://www.3dcontentcentral.com/

필자는 grabcad.com 에서 아래와 같이 step파일을 다운로드 하여 적용시켰다. (TQFP-32 에 관한 데이터를 받아보았다.)

다운로드 링크 (회원가입 후 이용가능)

https://grabcad.com/library/tqfp-32-1

다운로드하고 압축을 풀어보니 아래와 같았다. 원하던 3D모델의 .step파일이 들어있다.

1. 

이제 default step파일 경로인 <C:\Cadence\SPB_17.4\share\local\pcb\step>에 파일을 아래와 같이 저장하였다.

(버전이 17.2나 16.6 이면 SPB_xxx 만 다를 뿐이다.)

2.  Setup - Step Package Mapping 

3. Name filter에 아까 넣은 step파일의 이름명을 치면 나온다. (앞글짜 + *)

4. 칩의 방향이 잘못되어 있는 것을 볼 수 있는데,

   이를 Rotation을 수정해서 바꿔준다. (회전, 이동 모두 이곳에서 값을 수정하면 된다.)

   필자는 x축으로 90도 회전했더니 정상적으로 칩이 위에 올라왔다.

5.  Save를 눌러 저장하고, Close를 통해 닫는다.

Check.

3D 뷰를 눌러 칩이 제대로 저장되었는지 확인한다.

간단히 용어를 정리하면,

blind via는 via인데 한쪽만 surface까지 뚫린 via.

buried via는 완전 내측 layer만 뚫려있는 via.

여러 층에 복잡한 Via를 만들 때, 이와 같은 기능이 유용할 수 있다.

아래 영상을 참고하여 만들었다.

https://www.youtube.com/watch?v=KQYmrGdI6Zw

필자는 이 기능의 테스트를 위해 9층 layer를 만들었다.

1. Setup - Define B/B via

2. Add BBvia(1)를 눌러 아래와 같이 원하는 via를 추가한다.

   맨 앞부분(2)에 원하는 이름을 쓴다. 필자는 A~I까지 썼다.

   그리고 선택한 이름의 via가 어디서 시작해서 어디까지 뚫을지를 정해주는 것이다.

3. Setup - Etch Edit 모드로 변경한다. (단축키로 F3번으로 가능하다, 또한 오른쪽 마우스 클릭으로도 가능하다)

4. 그러면 Option 기능이 다음과 같이 활성화가 되는데, 이때 Act를 WL으로 바꿔준다.

   그럼 Working Layers라는 새로운 창이 생기는데, layer가 어떻게 설정되었는지 보여준다.

필자는 색이 같으면 헷갈리므로, 아래와 같이 오른쪽마우스 클릭으로 색을 layer마다 변경해주었다.

5. via를 사용할 Layer의 체크박스를 활성화 시켜준다. (필자는 전부 했다)

6. 그리고 Routing을 시작하고 via를 바꾸고자 하는 곳에서 더블클릭한다.

   그러면 왼쪽의 Add Via의 창이 열리는데, 이쪽에서 바꾸고자 하는 via를 선택하면 된다.

      ... 을 클릭하여 사용하고자 하는 내부 bbvia를 선택하고 사용한다.

7. 여러 via를 사용하여 완성한 모습.

   via의 층을 확실하게 저렇게 밀집한 via도 만들 수 있다.

3D 뷰로 본 모습.

(추가) Via가 어디에서 어디로 연결되어있는지 display에서 확인하고 싶다면, 아래와 같이 한다.

b/b via를 자동으로 빠르게 생성하는 방법은 아래 참고

ansan-survivor.tistory.com/620

https://ansan-survivor.tistory.com/1337