안산드레아스

https://m.blog.naver.com/PostView.nhn?blogId=icbanq&logNo=221316038704&proxyReferer=https%3A%2F%2Fwww.google.com%2F

블로거님이 잘 정리해 주셨다.

요약,

1. Gerber Format (거버포맷): PCB제작에 사용되는 소프트웨어 파일 포맷, 좌표 Data, Aperture Data로 나뉨

2. 좌표 Data : 선의 위치, Pad의 위치 / Aperture Data: 이미지를 형성시 필요한 파일

3. RS-274D는 오래되고 불편하여 현재 개발 중지, RS-274X로 대부분 대체

4. ASCII 포맷으로 이뤄짐, XY좌표 명령으로 이루어짐, 모양/형태는 Aperture 파일로 결합되어 표현

https://needjarvis.tistory.com/455

위 블로거님이 설명을 잘해 주셨다.

요약하자면,

뉴욕의 맨해튼의 도로 모양을 보고 유래.

초록색 : 유클리드 거리 (최단거리)

그러나 실제로 모든것을 다 뚫고 갈 수 없어, 빨간색, 파랑색, 노란색과 같이 출발지부터 목표지까지 그릴 수 있음.

빨간색 = 파랑색 = 노랑색  모두 길이가 같음. 가는 방법의 차이.

해당 공식을 사용하면, 빨간색, 파랑색, 노랑색의 결론이 도출.

즉 가장 현실적인 최단거리를 찾는 공식임. (직선으로 연결한 것이 아닌).

Cadence OrCAD/Allegro PCB에는 이 맨해튼거리가 산출된다.

Show Element창을 띄워보면, 실제 Path의 길이와, Mahattan 길이가 측정이된다.

1.  Faraday Cage (페러데이 새장)

PCB를 보면 아래와 같은 기판을 본적이 있을 것이다. 외곽선을 따라 via홀이 쭉 뚫려 있는 것이다.

저렇게 외곽을 따라 via를 일정한 간격으로 뚫어놓은 이유는 아래와 같다. via 내측의 GND와 연결되어있다.

1) ESD(Electro Static Discharge) 정전기로 부터 회로를 보호, 외곽의 Cage에 발생한 정전기는 바로 via를 통해

   GND로 접지시켜 흘러보냄

2) PCB edge로 방사되는 Radiated Emissions(RE) 대체적으로 감소시켜준다. (항상감소는 아님)

But) 공진주파수 영역에서 RE가 발생할 수 있다 => via들을 trace로 연결하여 해결(오른쪽 사진처럼)

2. Trace를 따라 주변에 via배치 또는 Trace 위에 배치

  (그림 출처: https://m.blog.naver.com/PostView.nhn?blogId=kingreddrake&logNo=220742419670&proxyReferer=https%3A%2F%2Fwww.google.com%2F)

1) 오실레이터의 Clock신호, 고속신호 송신을 위한 Differential Pair같은 Trace의 신호 보호

2) 방사되는 EMI 감소를 위함

3) Crosstalk을 막아주는 효과

참고 : https://pcbee.tistory.com/entry/%EA%B0%80%EB%93%9C-%ED%8A%B8%EB%A0%88%EC%9D%B4%EC%8A%A4-%EC%A0%81%EC%9A%A9-%EC%9C%A0%EB%AC%B4%EC%99%80-%EC%82%AC%EC%9A%A9-%EC%8B%9C-%EC%B5%9C%EC%A0%81%ED%99%94

1) Guard Trace 기능. (Cross Talk 감소효과)

2) EMI 감소기능

but) Microstrip보다는 Strip이 더 효과적이다.

3. Board 전체에 via 배치

1) 전반적이 RE 감소.

2) Mode Frequency (공진이 발생할 수 있는 주파수) 조절

3) 대체로 6mm~10mm max 3cm 정도 간격으로 뚫어주면 효과 (1~10GHz 주파수의 board)

*모든 물질(Material)은 전기성을 보유.

 그중 자유전자가 남아 전자 이동이 가능한 도체(Conductor)

 자유전자가 남지 않아 전기가 통하지 않는 부도체(insulator) 또는 유도체 (Dielectric material)

도체 (Conductor)

-> 전기가 통하는 물질 즉, 물질 내 자유전자가 많아 전자가 이동이 쉬운 물질

유전체 (dielectric material)

 -> 전기장(electric field) 내에서 극성을 지니는 절연체(insulator), 즉 전기가 통하지 않는 물체지만, 전기장 영역에 오면

     극성을 지니게 됨. 평소에 극성이 없는 상태로 원자들의 배치. 그러나 외부에서 극성이 오면(전기장 영역에 오면)

     오른쪽 그림처럼 내부 극성배치가 변함. 최종적으로 양쪽 끝단은 +, -극으로 나뉘어서 극성을 띄게 됨.

분극 (polarization)

-> 위 오른쪽 그림과 같이 원자/분자가 갖고있는 전하가 양극으로 분리하는 것.

유전율 (Dielectric Permitivity)

-> 위 그림처럼 흩어져 있는 원자/분자가 외부의 전기장에 의해 얼마나 민감하게 분극하는데 걸리는 정도,

     * 공기의 유전율 ε = 1 (유전율의 기준)

     * FR4 유전율 ε = 4.3 ~ 4.6

Dielectric Constant / Loss Tangent

-> Dielectric Constant - 유전 상수, 유전율을 나타냄. (FR4의 Dielectric Const. = 4~4.5)

    Loss Tangent       - 매질 내에서 전파되는 Wave가 열에너지로 손상되는 척도

Propagation delay

-> 1개의 bit가 Sender를 떠나 Reciver에 도착하는데 걸린 시간. / 두 개체를 잇는 Material(재료 성질)과 Distance(거리) 영향을 미침

Relative Propagation Rule

-> 여러개의 Propagation delay에서 하나의 Target propagation을 정하고, 그 기준값으로 다른 net의 progation을 맞출 수 있음. (미달되거나 초과되면 빨간색으로 표시)

Topology 종류

(출처: http://www.internex.co.kr/insiter.php?design_file=notice_v.php&article_num=19&PB_1247810668=3)

   Minimum spanning Tree (고속 신호에서 사용)

Daisy Chain (메모리 DDR3, DDR4 등에서 사용, 공간을 최대한 절약 할 수 있음, )

Star (near-end cluster, 중심 Hub지점에서 주변 pin연결, 보통 여러 IC의 Power나 GND를 한번에 한곳에 연결시 사용)

Far-end cluster ( Driver에서 분기점으로 나가는 길이가 길다. 분기점에서 Receiver로 동일한 길이로 뻗어나감)

자료 참고

http://www.rfdh.com/bas_rf/begin/50ohm.htm

요약.

1. 임피던스 매칭의 기준점: 연결단의 반사파를 줄이기 위해 (증폭기, 필터 등 회로 만든 후 연결 때 편하도록 기준값을 50옴으로 정함)

2. 전자파 에너지 전력전송(Microwave Energy Power transmission) 특성이 가장 좋은 임피던스 33옴.

3. 신호파형 왜곡이 가장 적은 임피던스 75옴. -> 주로 RF계열에서 많이 사용. (TV, 다이폴 등 안테나)

4. 33옴, 75옴의 중간값 49옴 => 근사값 50옴 (계산의 편의를 위해)

5. <다이폴 안테나 길이 = 0.473 x 파장> 즉, 보통 반파장일때 주변 리엑턴스 성분 0 -> 그때 임피던스 73.xx 옴.

    고로 안테나에서 사용되는 케이블 - 동축선로 75옴 대부분

6. 50옴은 '저항성 termination'으로 발진가능성이 적고, 고주파 임피던스를 유지하는게 유리함.

(7. 다른 임피던스값을 써도되지만, 대부분 50옴의 임피던스로 맞춰있기 때문에 호환성이 떨어짐 그래서 50옴 사용통일)

저속 신호에는 문제가 없지만, 고속 신호에서는 EMI/EMC 즉, 전자파 문제가 대두가 된다. PCB를 다 설계하고 전자파 시험에서 Fail이 나면, 그만큼 디버깅시간이 오래 걸릴 것이고, 이를 차폐하는데 비용이 증가할 것이다. 고로 처음 설계할 때 EMI/EMC를 고려하여 설계해야 한다.

1. 커넥터를 설계시 GND핀이 신호선과 거리가 가까운 위치에 있어야 한다. => Loop Area 가 줄어들기 때문.

   아래와 같이 5핀 커넥터가 있을 때, GND핀을 보통 바깥으로 하지만, 내측에 있을 수록

   신호핀 아래 GND판이 있으면 좋겠지만, 이는 많은 비용을 초래한다.

   GND를 많이 달면 좋지만, 사용할 수 있는 신호 핀이 줄어든다.

   신호선과 GND핀이 가까울수록 Loop Area가 줄어듦으로, EMI/EMC가 감소하는 설계 방향이다.

Loop Area에 관해서는 아래 링크를 참조하길 바란다.

https://ansan-survivor.tistory.com/56

2. TP (Test Pin)을 만들 시, 따로 모아서 외곽으로 배치하지 말고, 길목에 SMD Pad형태로 배치한다. => Loop Area문제

   아래 Bad case 으로 설계 할 시, Common Mode Radiation이 증가한다. 또한 Pin 타입이 아닌 SMD를 하는 이유는,

   Pin도 안테나의 형상을 가지고 있으므로, 외부의 전자파를 잘 흡수하면서 동시에 전자파를 방출하는 EMC에 취약한

   구조이므로, 최소화 하기 위해 SMD 타입을 해야 한다.

3. 고주파 전송선로(High frequency transmission Line) 배치는 가능한 거리는 짧게, Trace각도는 Arc형태

   IC칩의 배치를 바꿔서라도 최단거리를 만드는 방향으로 설계한다.

4. Return Path가 흐르는 Ground Plate는 끊김 없이 이어져야 한다. (최단거리 확보)

   고속 신호의 Return path는 Trace가 놓인 아래 GND plate를 따라 함께 움직인다. (아래 그림)

   그러나 갑자기 GND plate가 없어지면, return path는 그 중 최단거리를 찾아 그쪽으로 이동하게 되는데,

   이때 신호가 깨지거나, 노이즈가 발생한다. 

  링크 참고.

  https://ansan-survivor.tistory.com/57?category=358806

5. 고속 Signal via옆에 Return GND via가 있어야 함.

   Power via 옆에 Return GND via가 있어야 함.

고속신호에서 설계할 때, Return Path가 어떻게 되냐에 따라 노이즈와 신호무결성이 보장된다.

그로인해 Ground설계를 조심스럽게 해야 하는데, 고속 Trace아래 반드시 Return path를 위한 GND plate가 따라와야 한다.

위에 자료를 해석해보면,

전류의 Return path로써 Ground Plane

DC 전류는 최소의 저항이 있는 부분을 찾아 흐른다.

즉, GND plate 전체에서 최단거리를 찾아 이동한다. (거리가 짧을수록 저항이 적다)

그러나 AC가 되어 frequency가 증가하게 되면 더이상 R의 영향은 줄어 들고, w(오메가)의 간섭이 시작된다.

R의 값이 점점 무시되어질 정도로 f 값이 커지면 아래 와 오른쪽같이 변화한다.

신호가 초고속 신호가 되어 frequency(f) 가 매우 빠르게 증가하면, 더이상 R의 값은 무시되어지고, f값이 임피던스값을 지배하게 된다. 즉, trace를 따라 그 바로 아래 GND plate로 return path가 함께 이동하며 왼쪽 그림과 같게 된다.

추가로 참고하면 좋을 블로그 자료가 있어서 첨부한다.

https://m.blog.naver.com/PostView.nhn?blogId=rlaghlfh&logNo=110127561157&proxyReferer=https%3A%2F%2Fwww.google.com%2F

https://www.nwengineeringllc.com/article/how-to-design-your-pcb-return-current-path.php#:~:text=A%20PCB%20return%20current%20path,outputs%20to%20further%20downstream%20components.

OrCAD PCB에서 고속 신호 사용

https://ansan-survivor.tistory.com/207

아래는 가장 단순히 두 IC간의 고속 Signal이 통과할때, RE(Radiated Emission) 전자파 방출에 관한 그림이다. 아 그림과 같이 전류는 두 Trace "Signal"과 "Ground"를 돌며 폐루프를 형성하는데, 그때 그 폐루프의 면적이 전자파방출을 하는데 중요한 요인이 된다. 아래 수식의 A값이 Area로 폐루프 면적을 나타내는데, 다른계수는 거의 고정되어있고, A값이 클수록 방사가 많아지게 된다. EMI를 고려한 설계시 이 면적을 중요하게 다뤄야 한다.

다음 아래 Case1, Case2, case3 가 있다.

오직 Top layer만 있다고 가정하에 신호선과 GND 폐루프

전자파 방출 순위로 보면, Case 1 > Case 2 > Case 3 으로 볼 수 있다. 이처럼 신호와 GND의 거리가 전자파 방출에 중요한 원인이 된다고 볼 수 있다.

그러면 어떻게 폐루프를 가장 짧게 만들 수 있는가?

그것이 바로 Shape Plate를 까는 이유가 될 수 있다. 전류는 저항이 적은 최단거리만을 골라서 돌아 오게 되는데, 그 경로가 넓고 자유로운 공간일 수록 유리하다.